用邏輯門畫出 D 觸發器

65簡述 latch 和 filp-flop 的異同

本題即問鎖存器與觸發器的異同。

觸發器：能夠存儲一位二值信号的基本單元電路統稱為“觸發器”。

鎖存器：一位觸發器隻能傳送或存儲一位數據，而在實際工作中往往希望一次傳送或存儲多位數據。為此可把多個觸發器的時鐘輸入端 CP 連接起來，用一個公共的控制信号來控制，而各個數據端口仍然是各處獨立地接收數據。這樣所構成的能一次傳送或存儲多位數據的電路就稱為“鎖存器”

66LATCH 和 DFF 的概念和區别

本題即問 D 鎖存器與 D 觸發器的概念與區别。

D 觸發器是指由時鐘邊沿觸 發的存儲器單元，鎖存器指一個由信号而不是時鐘控制的電平敏感的設備

鎖存器通過鎖存信号控制，不鎖存數據時，輸出端的信号随輸入信号變化，就像信号 通過緩沖器一樣，一旦鎖存信号起鎖存作用，則數據被鎖住，輸入信号不起作用。

67latch 與 register 的區别，為什麼現在多用 register。行為級描述中 latch 如何産生的

latch 是電平觸發，register 是邊沿觸發， register 在同一時鐘邊沿觸發下 動作，符合同步電路的設計思想，而 latch 則屬于異步電路設計，往往會導緻時 序分析困難，不适當的應用 latch 則會大量浪費芯片資源。

68How many flip-flop circuits are needed to divide by 16 (Intel)

69用 filp-flop 和 logic-gate 設計一個 1 位加法器，輸入 carryin 和 current-stage ， 輸出 carryout 和 next-stage.

考設計具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來很簡單，隻要将輸入和輸出各加一個觸發器 作為數據鎖存器即可，也就是需要 4 個觸發器。加法功能完全由門電路實現。

70實現 N 位 Johnson Counter，N=5

首先給大家解釋下 Johnson Counter，Johnson Counter 即約翰遜計數器，又稱扭環形計數器，是移位寄存器型計數器的一種。

由于環形計數器的電路狀态利用率較低，為了在不改變移位寄存器内部結構的條件下提高環形計數器的電路狀态利用率，隻能從改變反饋邏輯電路上想辦法。

事實上任何一種移位寄存器型計數器的結構都可表示為如下圖所示的一般形式。其中反饋邏輯電路的函數表達式可寫成：

71Cache 的主要作用是什麼，它與 Buffer 有何區别，DSP

Cache 即是高速緩沖存儲器，Cache 是一個高速小容量的臨時存儲器，可以用高速的靜态存儲器芯片實現， 或者集成到 CPU 芯片内部，存儲 CPU 最經常訪問的指令或者操作數據

Buffer 與 Cache 操作的對象不一樣。 Buffer(緩沖) 是為了提高内存和硬盤 (或 其他 I/0 設備 )之間的數據交換的速度而設計的。 Cache(緩存) 是為了提高 cpu 和内 存之間的數據交換速度而設計，也就是平常見到的一級緩存、二級緩存、三級緩 存等。

嵌入式 DSP 處理器(Embedded Digital Signal Processor, EDSP) 對系統結構和 指令進行了特殊設計，使其适合于執行 DSP 算法，編譯效率較高，指令執行速 度也較高。在數字濾波、 FFT、譜分析等方面 DSP 算法正在大量進入嵌入式領域， DSP 應用正從在通用單片機中以普通指令實現 DSP 功能，過渡到采用嵌入式 DSP 處理器。嵌入式 DSP 處理器有兩個發展來源，一是 DSP 處理器經過單片化、EMC 改造、增加片上外設成為嵌入式 DSP 處理器，TI 的 TMS320C2000 /C5000 等屬 于此範疇；二是在通用單片機或 SOC 中增加 DSP 協處理器，例如 Intel 的 MCS-296 和 Infineon(Siemens)的 TriCore。

72DSP 和通用處理器在結構上有什麼不同

與通用處理器相比， DSP 屬于專用處理器，它是為了實現實時數字信号處理 而專門設計的。在結構上， DSP 一般采用哈佛結構，即數據緩存和指令緩存相分開。 DSP 有專門的乘加指令，一次乘加隻需一個指令周期即可完成、而通用處理 器中的乘法一般使用加法實現的，一次乘法需要消耗較多的指令周期。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!