内部技術交流群
聊天記錄第N波來了
準備好迎接知識的洗禮了麼
文!末!有!入!群!福!利!
01
關于3/6阻抗我有個小問題,H1/H2厚度應該是多少?
提問網友:這個3/6層阻抗我有個小問題,H1/H2厚度應該是多少?反過來算就不一樣了?
阿杜老師:h1是芯闆
提問網友:杜老師 ,我現在疑問無論3/6控制阻抗,h1都是最近的參考層嗎?
阿杜老師:不管遠近,h1是芯闆,你這個例子就是0.11,跟遠近無關。
提問網友:那h1是pp呢,如果那個疊層的pp和core交換h1就是pp嗎?
阿杜老師:也還是core,隻有core才是有銅的。
提問網友:那pp為啥沒有,剛才百度了下,core是兩面包銅的闆材,pp是用來做層間絕緣和粘結的材料,所以隻能是core,是這樣的嗎?
阿杜老師:對的。
提問網友:原來是這樣的。
02
一個電容上背着另一個電容,二者并聯後的容值是直接代數相加嗎?
提問網友:請問一下一個電容上背着另一個電容,二者并聯後的容值是直接代數相加嗎?pF級别的,MLCC。
汪洋大海:在自xiezheng頻率範圍内,就是直接相加。
提問網友:有一個是在自諧振頻率内,有一個是超過了自諧振頻率,這樣放置電容的特性是不是就沒辦法相加了?
汪洋大海:無法相加
提問網友:功放偏置電路的兩個電容的這三種位置關系,特性有區别嗎?在調試的時候驗證了一下,發現功放的增益有區别,影響了功放的匹配了,第二種和第三種表現特性相同,第二種和第三種表現特性相同,但這種情況是由什麼造成的區别呢,請教一下老師?
汪洋大海:第一種帶有一定的微帶線的影響,第二第三就是導線連接。
提問網友:二三的連接相當于去除掉微帶微弱的影響嗎?用焊錫連接電容的地段,另一端正常用焊盤連接,這樣我調了一下,發現結果也不相同,就第三種情況。
汪洋大海:因為有1000pf,所以我推測你這兩個電容是電源濾波電容,現在參與了匹配,說明PCB設計上電源和器件之間的電感隔離設計有些不當。
現在你說的現象,本身首先要檢查兩個電容的接地PCB設計是否良好,是不是真正的射頻地,是否有就近的射頻接地孔,還有兩個電容的位置,小電容要更靠近器件,1000pF應該靠近電源。
提問網友:謝謝老師解答,我看了一下10pF和1000pF的地端,都沒有就近地孔連接,隔了一段距離才有一些地孔,這樣會使得匹配變差嗎?
汪洋大海:若是從匹配角度說,匹配的目的是為了幫助将器件的端口阻抗轉換到合适的阻抗。從你描述的現象看,兩個電容不能當作純粹的電容看,相當于電容串聯了某個器件(電容或電感)後再接到地。能否做到最佳匹配就看這個附加的器件的參數了。
另,還有個重點在于,電源偏置電路上的器件主要功能是電源濾波,不是器件端口匹配。這個你要特别注意一下。
提問網友:器件的推薦版圖就是漏級接了一個3.9nH的電感,然後并聯10pF和1000pF,感覺應該是電感太小了,導緻射頻信号從電感漏過去的。基本參照着功放的datasheet畫的,好像是外匹配的管子。
汪洋大海:我不知道你具體的器件和工作頻率。但我推測,datasheet上除了3.9nH的電感外,應該還有段微帶線。
提問網友:就是該處的功放管
汪洋大海:datasheet上通常也有推薦的測試闆PCB圖,你注意看一下。
提問網友:整個datasheet隻有一個原理推薦圖。
汪洋大海:理論上這個布局中,這兩個電容是不應參與輸出端口匹配的。你現在的具體調試結果是什麼?
提問網友:之前其實這個闆子是調試出來了的,已經生産過,沒問題,這一批闆子每一台增益都差10dB左右,後來,發現就是那個兩個電容影響巨大,調試了後發現兩個電容首位相連可以改善較大的增益,但不知道為什麼會這樣?
汪洋大海:以前生産過幾批次,多少産量?
提問網友:幾百張,之前是沒動偏置電路的,最近調試才發現偏置電路影響很大,這一批次是同一廠家的不同批次,幾十台都這個樣。
汪洋大海:功放器件?
提問網友:功放。有沒可能是加工誤差導緻的呢?介電常數或者闆材厚度,除了就這兩個原因還有可能是其它的嗎?調了幾台,通過剛才說的把電容的首尾相接,可以基本回到以前的水平。就是這種狀态不可複制,下一台這麼調可能就改善不了,理論上來說,這種由于加工誤差導緻的性能惡化能通過調試元器件大小來恢複嗎?現在就是遇到這個問題。
汪洋大海:這個就看産品狀态了,量小,批次少,就可以通過這個方法。可以再深入研究一下,為自己添磚加瓦
提問網友:好的,多謝
汪洋大海:功放的型号是什麼?哪個廠家的?
提問網友:英諾迅的,YP163137
汪洋大海:原理圖上有個“評估闆原理圖”,你問廠家要一下評估闆對應的pcb文件。說實話,你現在的PCB設計在實際工作中驗證OK了,可是還有些提升空間的。你拿到廠家PCB文件後,可以對比學習下。有機會,可以上EDA365上的射頻論壇上大家交流一下。
提問網友:好的
03
放大ic級連之間的耦合電容如何取值?
提問網友:老師,請教一個問題,放大ic級連之間的耦合電容如何取值?
汪洋大海:主要看工作頻率,容值夠小,自xiezheng頻率OK就行。
提問網友:謝謝,電路工作在5.7g,用探頭調試的電路的時候發現經過一個耦合電容之後信号衰減了幾乎10db。原來耦合電容10p,換成100p改善也不明顯。
汪洋大海:不理解探頭調試是什麼意思?通常射頻調試用的是開叉射頻電纜
提問網友:就是用同軸線剝開做的探針,未接地,要接地對嗎?
汪洋大海:肯定要接地,而且要良好接地
提問網友:謝謝
汪洋大海:而且射頻測試用的開叉電纜的制作有講究。
04
同一電源網絡,出現個别電容和此平面不通,直接沒有電源信号過去,這個是什麼導緻的啊?
提問網友:請問誰遇到過一個問題:同一電源網絡,出現個别電容和此平面不通,直接沒有電源信号過去,這個是什麼導緻的啊?
甲:PCB開路可能性不大
提問網友:不可能,都是量産項目了,現在概率性出現重啟,此電源是通過top層打孔進第三層電源層平面,在通過打孔接電容到top層。
乙:有可能過孔或者走線斷裂。
甲:盲孔啊,那就可能是PCB過孔開路
乙:量一下過孔或者走線端到電源輸出端的阻抗,是硬闆嗎?上線有烘烤嗎?
甲:估計是哦。還有一種情況是PCB放久了沒有烘幹處理就去貼片會出現PCB膨脹導緻開路,反正我是遇到過,還招PCB廠商背了鍋。
乙:如果不夠确定,可以讓闆廠幫你做一下切片分析
提問網友:烘烤會出現這種情況?
乙:不烘烤才會,不烘烤才會
提問網友:這個闆子出現問題後,回工廠換過CPU和DDR。
乙:放久了,不烘烤,過孔容易斷裂,原因就是吸潮,過爐受熱膨脹,壓力擠斷了過孔。
甲:不烘烤,直接貼肯定有爆闆風險.
提問網友:發現問題的時候,我把電氣不連接的其中一個電容去掉,電氣不通,然後把此電容連接的過孔刮開,量測就通了。
甲:是不是測量問題啊,還是你電容是上面氧化了,不上錫虛焊了呢?
提問網友:這塊闆子一開始出現概率性重啟,定位到其中一個電容對地短路了,是DDR那邊的VTT接的電容,當時排查問題反複用烘槍烘過,修好後跑壓力測試17小時又出現異常重啟,還是和DDR有關,後來就返回工廠換了DDR和CPU,之後才發現DDR那邊的電源個别電氣不通。感覺不是返潮導緻啊,從來沒遇見這種問題。
甲:有可能是這樣,上機測試久了闆子受熱會膨脹膨脹就會斷開。
提問網友:你剛說的:還有一種情況是PCB放久了沒有烘幹處理就去貼片會出現PCB膨脹導緻開路,這種情況應該是沒出貨在産測中就會發現異常吧?我這都給客戶用着出問題了,概率還挺高1%,陸陸續續出問題,愁死了。
你們當時出這種問題是将問題闆給pcb廠家切片分析嗎?還是有其他檢測方法?
甲:這個我們沒有做這麼細,隻是讓他們自己去查原因。
丙:PCB起泡問題,不一樣測試得出來的,有時候溫度高才出現這種問題,所以一起放超過一個月的都要拿去烤,有經驗的加工廠都知道怎麼做。
我以前遇到這個情況就是用風槍吹,要是超過2%整批pCBA全部報廢,非要出這種闆子出去就是要進行功能強度測試,非常費人工。
丁:你如果能定位到大緻開路區域可以給到闆廠或三方檢測機構切片 切片一刀也就幾百。
提問網友:嗯,現在寄給PCB廠家了,讓廠家分析看看,實在不行隻能切片檢查了
丁:嗯,如果是分層爆闆導緻的還是很好确認的 關鍵是你要電性能定位到大緻區域
提問網友:嗯,已經定位到大緻區域了,如果是分層爆闆導緻的話,切闆會有啥現象?有可能是什麼原因導緻的呢?
乙:可以直接看到過孔壁的情況,孔銅壁是否均勻,是否有斷裂,走線銅的情況,你可以用萬用表測測兩端的阻抗,定位區域。
過孔斷裂也可能是闆層材料因素的影響
提問網友:請問你給的兩張照片是通過什麼方式獲取的?
乙:切片,闆廠顯微鏡放大。 闆子貼片前沒進行烘烤嗎?
提問網友:肯定烘烤過,是去年量産的單闆,出給客戶現在出問題了,剛剛提到到過孔斷裂,這種情況應該徹底不連通了吧?
丙:切片分析,分析有沒有位置性特征,再看有沒有批次性規律,調查客戶使用場景~
提問網友:我當時挑了其中一個異常點,去掉過孔出來連接的阻容,還是不連通,然後刮開孔,再次量測幾次竟然連通了。
闆子周末已經寄給廠家了,廠家也不知道怎麼分析所以問我的,這會有點頭緒了,謝謝大家了。
乙:烘烤過如果真是過孔斷裂問題,那制闆材料不良可能是原因之一,一般來說,硬闆對烘烤要求不高,保存的時候控制好環境溫濕度,問題不大。
甲:有可能是沉金時間不夠,偷工減料,含金量不高缺韌性。
乙:這些都是可能性,具體還是得結合闆子情況分析才行,PCB工藝,材料還是要多深入了解才行,雷區很多的。
甲:如果分層導緻,有以下幾種狀況:第一,如上面的老兄說的,孔銅斷裂。第二,銅箔走線斷裂。
孔銅斷裂切到了那個通孔就可以看出來,銅箔走線斷裂的話 在拐點或者粗細變化的位置,這個可以結合X-RAY觀察(如果有的話)。
05
在三極管輸入高電平,3.3V時,二極管的陰極為2V,為什麼不是開關管的0.3V呢?
提問網友:在三極管輸入高電平,3.3V時,二極管的陰極為2V,為什麼不是開關管的0.3V呢,謝謝。
我想這個電路,集電極輸出低電平,控制繼電器動作,有個别繼電器在2V時,不能動作,直接接地就可以。
甲:三極管B極是高電平,這個時候工作在飽和狀态,C極的電流很小的,電壓是0V,三極管導通,不存在LED的負極是2V的可能性。除電路故障或三極管沒有工作。
提問網友:我把基極的10K改成1K,就可以了,是不是基極電流太小,不能進入飽和,我在驗證下。
甲:那就是你用了很小放大倍數三極管
提問網友:好的,型号3904!
甲:一般我用8050 9014 這些管子都用10K的基極電阻,3904沒用過,也很常用的,如果基本不好的話,建議抱着數電模電讀5遍就什麼都懂了,還是初中物理,高中物理,電路基礎,現在很多搞硬件的這些基本東西都沒搞懂,50%搞硬件對基礎電學都沒搞通。
提問網友:是的,早晚是要補的。
06
導緻頻率降低原因是回波耗損增大了呢還是天線本身什麼原因?
提問網友:各位老師,請教一個問題,最近遇到一個射頻天線的問題,就是裸闆加上外殼後,效果很差,按說是諧振頻率降低了,導緻頻率降低原因是回波耗損增大了呢還是天線本身什麼原因啊。
Jacky老師:加殼後,對信号會有衰減,同時,可能引入電容,引起頻偏,導緻頻率降低。如果在最佳頻點産生頻偏,通常回波耗損将增大。
提問網友:謝謝賈老師,如果在最佳頻點産生了頻偏能通過調pi電路調整頻點嗎,現在闆子阻抗匹配50Ω。
Jacky老師:隻要不太離譜,應可以通過匹配電路調問來。
提問網友:賈老師,之前您說最佳頻點處産生了頻偏,可以通過PI電路調整頻點,,請問,調整pi電路後阻抗隻會偏離50歐姆(因為本身就是50特性阻抗)那回波損耗應該會增大,現在加殼子後本來諧振頻率就降低了,那調整PI電路諧振頻率會不會更低。
Jacky老師:匹配電路兩端不是絕對的50歐,在匹配電路滿足不了要求的時候,可以通過切割天線來調整。
07
請問,一款平闆電腦産品,EMC沒有過,要怎麼整改呢?
提問網友:請問,一款平闆電腦産品,EMC沒有過,要怎麼整改呢?聯系EMC的服務,要3萬,是不是太貴了,謝謝
甲:看是什麼頻點不過。一般100M-400M是電源引起的。600-900M是HDMI,MIPI信号引起的。
乙:攝像頭的吧,有哪些設備?
提問網友:平闆電腦
乙:根據中心頻率,搞個近場探頭掃一下大概的位置。看看有哪些地方超标
提問網友:有攝像頭,觸屏和顯示屏,觸屏是柔性闆,其他的是線束
乙:有沒有鍍電磁膜攝像頭,幾百兆的基本都是攝像頭
提問網友:用什麼設備掃描呢?我門公司要采購,暫時沒有
乙:頻譜儀,外加一套進場探頭,可以租。
提問網友:好的,謝謝。這樣的情況,自己還能整改好嗎,嚴重不,報告看不懂?
甲:超頻點從時鐘去入手
提問網友:就是MCU嗎?現在所有的模塊都沒有屏蔽罩
甲:一般是3,5,7倍頻率産生超頻的可能性大,跟PCB設計有關,接地,屏蔽,濾波可以改善
提問網友:是不是CPU屏蔽起來會好些
甲:你PCB上有做屏蔽框麼
提問網友:隻有WIFI留了,電源模塊和CPU最小系統沒有留,線束的影響大嗎?
顯示屏是這樣的線束。
甲:外殼是金屬的還是?
提問網友:觸摸屏是柔性闆,外殼時塑料。
乙:展頻功能
甲:看不到圖,不好做判斷,線束會是一個輻射源頭,尤其長線束,超過主頻率的1/4波長,會有天線效應,可以嘗試使用帶電磁屏蔽膜的排線,一般都是時鐘引起的,說白了共模幹擾。
丙:第三方公司的話,不是原廠的不建議上展頻
甲:設計上有沒有對時鐘源進行RC濾波,展頻的話也不是不能加,得看芯片支不支持,展頻之後,效果會好很多,但是會增大ppm,還有jitter
提問網友:第三方哦,不是原廠,我們都是買的供應商的料。
乙:我給你幾個建議,頻譜儀近場探頭在整個PCB闆子,軟排,頻率比較高的地方,時鐘線,攝像頭接口,主控芯片,DDR去掃一遍。找到幾個比較高的地方,這個是有針對性的,針對不同的頻率去做掃描,一般100-200m左右就是攝像頭,顯示屏這些了,上了500M就是主控,DDR這些,還有SD卡這些都容易輻射。
軟件方法就是展頻,降時鐘頻率,改闆就把時鐘線放内層,包地處理,攝像頭要鍍電磁膜,軟排這些都要的,layout之前布局要預留屏蔽蓋位置,具體問題具體分析,頻譜儀,近場探頭必須的工具哈。
出品丨EDA365
來源丨EDA365技術交流群
素材整理丨陸妹
排版編輯丨阿遲
文章轉載自EDA365公衆号(ID:eda365wx),如需轉載,請聯系申請。【如果你喜歡EDA365的文章,記得關注和點贊哦!】,更多精彩资讯请关注tft每日頭條,我们将持续为您更新最新资讯!