圖1

圖2

在使用數字集成電路時，拉電流輸出和灌電流輸出是一個很重要的概念，例如在使用反向器作輸出顯示時，圖1是拉電流，即當輸出端為高電平時才符合發光二極管正向連接的要求，但這種拉電流輸出對于反向器隻能輸出零點幾毫安的電流用這種方法想驅動二極管發光是不合理的（因發光二極管正常工作電流為5~10mA)。

圖2為灌電流輸出，即當反向器輸出端為低電平時，發光二極管處于正向連接情況，在這種情況下，反向器一般能輸出5~10mA的電流，足以使發光二極管發光，所以這種灌電流輸出作為驅動發光二極管的電路是比較合理的。因為發光二極管發光時，電流是由電源 5V通過限流電阻R、發光二極管流入反向器輸出端，好像往反向器裡灌電流一樣，因此習慣上稱它為“灌電流”輸出。

在數字電路中我們經常可以看到上、下拉電阻。

• 1.上拉就是将不确定的信号通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
• 2.上拉是對器件注入電流，下拉是輸出電流；
• 3.強弱強隻是上拉電阻的阻值不同，沒有什麼嚴格區分；
• 4.對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

1、一般作單鍵觸發使用時，如果IC本身沒有内接電阻，為了使單鍵維持在不被觸發的狀态或是觸發後回到原狀态，必須在IC外部另接一電阻。

2、數字電路有三種狀态：高電平、低電平、和高阻狀态，有些應用場合不希望出現高阻狀态，可以通過上拉電阻或下拉電阻的方式使處于穩定狀态，具體視設計要求而定！

3、一般說的是I/O端口，有的可以設置，有的不可以設置，有的是内置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如：當一個接有上拉電阻的端口設為輸如狀态時，他的常态就為高電平，用于檢測低電平的輸入。

4、上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流

5、接電組就是為了防止輸入端懸空

6、減弱外部電流對芯片産生的幹擾

7、保護CMOS内的保護二極管,一般電流不大于10mA

8、通過上拉或下拉來增加或減小驅動電流

9、改變電平的電位，常用在TTL-CMOS匹配

10、在引腳懸空時有确定的狀态

11、增加高電平輸出時的驅動能力。

12、為OC門提供電流

1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻産生降低輸入阻抗，提供洩荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信号的噪聲容限增強抗幹擾能力。

6、提高總線的抗電磁幹擾能力。管腳懸空就比較容易接受外界的電磁幹擾。

7、長線傳輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效的抑制反射波幹擾。

8、在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從确保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。

以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理。

對上拉電阻和下拉電阻的選擇應“結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素”：

1。驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

2。下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應适當選擇以能夠向下級電路提供足夠的電流。

3。高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應适當設定以确保能輸出正确的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應确保在零電平門檻之下。

4。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定的原則和上拉電阻是一樣的。

示例：

OC門輸出高電平時是一個高阻态，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA，設輸出口驅動電流約500uA，标準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。

選上拉電阻時：500uA x 8.4K= 4.2即選大于8。4K時輸出端能下拉至0。8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。【最大壓降/最大電流、最小壓降/最小電流】

COMS門的可參考74HC系列設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：“輸出高電平時要喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了”（否則多餘的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了）

此外，還應注意以下幾點：

• A、要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
• B、如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三态門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，
• C、尤其用在接口電路中,為了得到确定的電平,一般采用這種方法,以保證正确的電路狀态,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀态.防止直通!

最常見的用途是，假如有一個三态的門帶下一級門。如果直接把三态的輸出接在下一級的輸入上，當三态的門為高阻态時，下一級的輸入就如同漂空一樣。可能引起邏輯的錯誤，對MOS電路也許是有破壞性的。所以用電阻将下一級的輸入拉高或拉低，既不影響邏輯又保正輸入不會漂空。

改變電平的電位，常用在TTL-CMOS匹配； 在引腳懸空時有确定的狀态； 為OC門的輸出提供電流； 作為端接電阻； 在試驗闆上等于多了一個測試點，特别對闆上表貼芯片多的更好，免得割線； 嵌位；

上、下拉電阻的作用很多，比如擡高信号峰峰值，增強信号傳輸能力，防止信号遠距離傳輸時的線上反射，調節信号電平級别等等！當然還有其他的作用了具體的應用方法要看在什麼場合，什麼目的，至于參數更不能一概而定，要看電路其他參數而定，比如通常用在輸入腳上的上拉電阻如果是為了擡高峰峰值，就要參考該引腳的内阻來定電阻值的！另外，沒有說輸入加下拉，輸出加上拉的，有時候沒了某個目的也可能同時既有上拉又有下拉電阻的！

• 加接地電阻－－下拉
• 加接電源電阻－－上拉

對于漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗幹擾能力，但是會增加負載。

下拉電阻的作用：所見不多，常見的是接到一個器件的輸入端，多作為抗幹擾使用。這是由于一般的IC的輸入端懸空時易受幹擾，或器件掃描時有間隙洩漏電壓而影響電路的性能。後者，我們在某批設備中曾碰到過。

上拉電阻的阻值主要是要顧及端口的低電平吸入電流的能力。例如在5V電壓下，加1K上拉電阻，将會給端口低電平狀态增加5mA的吸入電流。在端口能承受的條件下，上拉電阻小一點為好。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!