原創：卧龍會 皮希彼

設計過阻抗的小夥伴們都知道單分阻抗，差分阻抗。而且，在高速PCB設計中阻抗是重要，且基礎的一個環節。是保證良好的高速匹配，減少反射的第一法門。

但是，知道共面阻抗的不多。一般用不到。皮皮最近碰到四層闆需要管控75OHM的問題。一般層數多的時候隔層參考，增大兩層的間距，使阻抗增大，完美。但是，四層闆隔層參考。。。。。。我勒個去！阻抗太大了。原創今日頭條：卧龍會IT技術

比如，參考層到50MIL以上，層間耦合就非常小，就會造成阻抗非常大，如果想達到要求，則隻能加大線寬。我試算過上面50MIL參考層厚度，要想達到75OHM。線寬要到60MIL以上。想說哪有這麼大的闆子，讓我這麼任性的走這麼寬的線。

所以當參考層很厚，又想要做阻抗設計的時候，你不妨嘗試用用共面阻抗。會給你一個滿意表現。這個時候，雙面闆用的尤其的多。因為，雙面闆闆厚要求擺在那，一般1.2MM，1.6MM，2MM居多。除了銅箔厚度，都是參考。（突然，有種除了頭都是腿的感覺。捂嘴笑，咳咳，說正經的）成品闆硬度要求，就隻能造成參考層大，常規阻抗設計就達不到要求。隻能共面阻抗出馬了。

下面我用SI9000試算幾種情況。大家一看就明白。

打開Polar SI9000，計算共面阻抗有兩種模型。兩種模型區别是：屏蔽分為線和銅皮。如下Figure 1，為兩邊帶屏蔽線的外層特性阻抗的試算。線寬為22MIL，屏蔽線20MIL，線到屏蔽線距離5MIL的試算模型，阻抗結果為51.01OHM。

如下Figure 2，為兩邊帶屏蔽銅皮的外層特性阻抗的試算。線寬為22MIL，銅皮不用填寫寬度，線到屏蔽銅皮距離5MIL的試算模型，阻抗結果為50.74OHM。

Figure 1

Figure 2

從以上兩個模型看，計算結果相差不大。且在第一個模型中改變屏蔽線為5MIL，試算結果為52.68OHM。結果也相差不大。但是，屏蔽線最好大于20MIL，因為要添加屏蔽地孔。一般正常的孔10/20的孔，剛好可以放一個孔。當然，如果空間不足，可以縮小孔，相應的屏蔽線也可以縮小。原創今日頭條：卧龍會IT技術

在這裡強調一點，不管是包地和做共面阻抗，屏蔽線一定要添加地孔。在間距很小的情況下如果不添加地孔，添加屏蔽線不但起不到屏蔽降低幹擾的作用，反而帶進去了幹擾。所以大多數做法都是添加密集的地孔。一般經驗值是最大間距是波長的1/10。

我們可以看看，内層共面阻抗的SI9000試算，結果也如外層一樣。就不再重複贅述了，如下Figure3和Figure4所示。

Figure 3

Figure 4

在這裡需要添加屏蔽孔，畢竟還是需要很多重複工作。我們常用的軟件也開發了這項功能，看來這個使用還是比較多的。皮皮我用的最多的是Allegro和PADS這兩個軟件。這邊就順便一塊再給大家多叨叨兩句軟件的使用方法。

Allegro中添加屏蔽過孔的如下動圖：點開相應的菜單命令，右邊設置選項卡中選出孔網絡，孔封裝，間距等相關參數後，點選需要添加屏蔽孔的網絡，則屏蔽孔自動添加進去。

PADS中添加屏蔽過孔的如下動圖：先點開設置，在設置中選擇屏蔽孔網絡，封裝孔封裝，間距等相關參數後，點選需要添加屏蔽孔的網絡，則屏蔽孔自動添加進去。方法和Allegro中差不多。

個人使用體會來說，覺得PADS更好用一點，方便簡單。避開DRC也挺準确。當然，Allegro功能也在漸漸完善。用過曆代版本，也在看見它的變化，都漸漸的把以前需要SKILL完成的功能，直接添加到菜單中。對于這個功能，也跟各自軟件設計的産品形态有關系。

好了，以上就是皮皮對共面阻抗的一點拙見，希望能給大家帶去幫助。如果大家有疑問或更好的方法。也可以留言我們一起讨論。

原創：卧龍會 皮希彼

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!