如果阻抗不匹配會有什麼不良後果呢？如果不匹配，則會形成反射，能量傳遞不過去，降低效率；會在傳輸線上形成駐波（簡單的理解，就是有些地方信号強，有些地方信号弱），導緻傳輸線的有效功率容量降低；功率發射不出去，甚至會損壞發射設備；

高速信号線中才考慮使用這樣的電阻，在低頻情況下，一般是直接連接；

這個電阻有兩個作用，第一是阻抗匹配。因為信号源的阻抗很低，跟信号線之間阻抗不匹配，串上一個電阻後，可改善匹配情況，以減少反射，避免振蕩等；

第二是可以減少信号邊沿的陡峭程度，從而減少高頻噪聲以及過沖等，因為串聯的電阻，跟信号線的分布電容以及負載的輸入電容等形成一個RC電路，這樣就會降低信号邊沿的陡峭程度，大家知道，如果一個信号的邊沿非常陡峭，含有大量的高頻成分，将會輻射幹擾，另外，也容易産生過沖；

阻抗匹配是指信号源或者傳輸線跟負載之間的一種合适的搭配方式阻抗匹配分為低頻和高頻兩種情況讨論。

我們先從直流電壓源驅動一個負載入手，由于實際的電壓源，總是有内阻的（請參看輸出阻抗一問），我們可以把一個實際電壓源，等效成一個理想的電壓源跟一個電阻r串聯的模型，假設負載電阻為R，電源電動勢為U，内阻為r，那麼我們可以計算出流過電阻R的電流為：I=U/(R r)，可以看出，負載電阻R越小，則輸出電流越大負載R上的電壓為：Uo=IR=U/[1 (r/R)]，可以看出，負載電阻R越大，則輸出電壓Uo越高再來計算一下電阻R消耗的功率為：

P=I2×R=[U/(R r)]2×R=U2×R/(R2 2R×r r2)

=U2×R/[(R-r)2 4×R×r]

=U2/{[(R-r)2/R] 4×r}

對于一個給定的信号源，其内阻r是固定的，而負載電阻R則是由我們來選擇的注意式中[(R-r)2/R]，當R=r時，[(R-r)2/R]可取得最小值0，這時負載電阻R上可獲得最大輸出功率Pmax=U2/(4×；r)即，當負載電阻跟信号源内阻相等時，負載可獲得最大輸出功率，這就是我們常說的阻抗匹配之一，

對于純電阻電路，此結論同樣适用于低頻電路及高頻電路，當交流電路中含有容性或感性阻抗時，結論有所改變，就是需要信号源與負載阻抗的實部相等，虛部互為相反數，這叫做共扼匹配；

在低頻電路中，我們一般不考慮傳輸線的匹配問題，隻考慮信号源跟負載之間的情況，因為低頻信号的波長相對于傳輸線來說很長，傳輸線可以看成是“短線”，反射可以不考慮（可以這麼理解：因為線短，即使反射回來，跟原信号還是一樣的）。

從以上分析我們可以得出結論：如果我們需要輸出電流大，則選擇小的負載R；如果我們需要輸出電壓大，則選擇大的負載R；如果我們需要輸出功率最大，則選擇跟信号源内阻匹配的電阻R，有時阻抗不匹配還有另外一層意思，例如一些儀器輸出端是在特定的負載條件下設計的，如果負載條件改變了，則可能達不到原來的性能，這時我們也會叫做阻抗失配；

在高頻電路中，我們還必須考慮反射的問題當信号的頻率很高時，則信号的波長就很短，當波長短得跟傳輸線長度可以比拟時，反射信号疊加在原信号上将會改變原信号的形狀，如果傳輸線的特征阻抗跟負載阻抗不相等（即不匹配）時，在負載端就會産生反射，為什麼阻抗不匹配時會産生反射，以及特征阻抗的求解方法，牽涉到二階偏微分方程的求解，在這裡我們不細說了，有興趣的可參看電磁場與微波方面書籍中的傳輸線理論傳輸線的特征阻抗（也叫做特性阻抗）是由傳輸線的結構以及材料決定的，而與傳輸線的長度，以及信号的幅度、頻率等均無關

例如，常用的閉路電視同軸電纜特性阻抗為75Ω，而一些射頻設備上則常用特征阻抗為50Ω的同軸電纜另外還有一種常見的傳輸線是特性阻抗為300Ω的扁平平行線，這在農村使用的電視天線架上比較常見，用來做八木天線的饋線因為電視機的射頻輸入端輸入阻抗為75Ω，所以300Ω的饋線将與其不能匹配實際中是如何解決這個問題的呢？

不知道大家有沒有留意到，電視機的附件中，有一個300Ω到75Ω的阻抗轉換器（一個塑料封裝的，一端有一個圓形的插頭的那個東東，大概有兩個大拇指那麼大）它裡面其實就是一個傳輸線變壓器，将300Ω的阻抗，變換成75Ω的，這樣就可以匹配起來了這裡需要強調一點的是，特性阻抗跟我們通常理解的電阻不是一個概念，它與傳輸線的長度無關，也不能通過使用歐姆表來測量為了不産生反射，負載阻抗跟傳輸線的特征阻抗應該相等，這就是傳輸線的阻抗匹配如果是電路闆上的高速信号線與負載阻抗不匹配時，會産生震蕩，輻射幹擾等；

當阻抗不匹配時，有哪些辦法讓它匹配呢？第一，可以考慮使用變壓器來做阻抗轉換，就像上面所說的電視機中的那個例子那樣；第二，可以考慮使用串聯/并聯電容或電感的辦法，這在調試射頻電路時常使用；第三，可以考慮使用串聯/并聯電阻的辦法一些驅動器的阻抗比較低，可以串聯一個合适的電阻來跟傳輸線匹配，例如高速信号線，有時會串聯一個幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯電阻的方法，來跟傳輸線匹配，例如，485總線接收器，常在數據線終端并聯120歐的匹配電阻；

選用四層闆不僅是電源和地的問題，高速數字電路對走線的阻抗有要求，二層闆不好控制阻抗33歐電阻一般加在驅動器端，也是起阻抗匹配作用的；布線時要先布數據地址線，和需要保證的高速線在高頻的時候，PCB闆上的走線都要看成傳輸線傳輸線有其特征阻抗，學過傳輸線理論的都知道，當傳輸線上某處出現阻抗突變(不匹配)時，信号通過就會發生反射，反射對原信号造成幹擾，嚴重時就會影響電路的正常工作。

采用四層闆時，通常外層走信号線，中間兩層分别為電源和地平面，這樣一方面隔離了兩個信号層，更重要的是外層的走線與它們所靠近的平面形成稱為“微帶”(microstrip)的傳輸線，它的阻抗比較固定，而且可以計算對于兩層闆就比較難以做到，這樣這種傳輸線阻抗主要于走線的寬度、到參考平面的距離、敷銅的厚度以及介電材料的特性有關，有許多現成的公式和程序可供計算。

33歐電阻通常串連放在驅動的一端(其實不一定33歐，從幾歐到五、六十歐都有，視電路具體情況) ，其作用是與發送器的輸出阻抗串連後與走線的阻抗匹配，使反射回來(假設解收端阻抗沒有匹配)的信号不會再次反射回去(吸收掉)，這樣接收端的信号就不會受到影響接收端也可以作匹配，例如采用電阻并聯，但在數字系統比較少用，因為比較麻煩，而且很多時候是一發多收，如地址總線，不如源端匹配易做；

這裡所說的高頻，不一定是時鐘頻率很高的電路，是不是高頻不止看頻率，更重要是看信号的上升下降時間通常可以用上升(或下降)時間估計電路的頻率，一般取上升時間倒數的一半，比如如果上升時間是1ns，那麼它的倒數是1000MHz，也就是說在設計電路是要按500MHz的頻帶來考慮有時候要故意減慢邊緣時間，許多高速IC其驅動器的輸出斜率是可調的。

如果是高速信号線上串小電阻，那就應該是終端阻抗匹配。

如果是GPIO口上串了小電阻，很可能是抗小能量電壓脈沖的。

簡單的例子：一個串口通訊的提示信号，當接上串口時，因為瞬間的插拔産生了一個很窄的電壓脈沖，如果這個脈沖直接打到GPIO口，很可能打壞芯片，但是串了一個小電阻，很容易把能力給消耗掉。

如果脈沖是5mA 5.1V，那麼過了30ohm後就是5v左右了。。。。。[/QUOTE]

用在GPIO口上，除了這個保護功能之外，還有一個可能就是便于測試和兼容設計了

來自21IC！

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!