作者：卧龍會 皮希彼

注意一定要看到最後，過年了，有驚喜！

作為Layout（PCB設計）工程師，設計了那麼多的PCB，你們真的知道PCB是怎麼做出來的嗎？有些工程師可能從來沒去過PCB工廠參觀過，或有的即使參觀了也搞不清哪站是哪站。隻是走馬觀花的參觀參觀。

最近年底各種審廠，皮皮也去參觀學習了幾家PCB闆廠，畢竟皮皮在闆廠呆過三年，一進去問到那味道都甚是親切（那機器還是那機器，那味道還是那味道，哈哈）。

今天皮皮以一個多年經驗的PCB設計工程師和PCB闆廠MI工程師的雙重身份來帶大家走走PCB流程，看看我們的PCB是怎樣做出來的和看看我們設計中要注意些什麼。

皮皮今天以一個普通 PCB制作負片流程為例。首先，上一個總流程圖。

從内層到出貨的全流程，大概就是上圖這樣。簡單來說就是PCB從裡到外，跟做蛋糕樣，一層一層的做出來的。想當初培訓時候，讓背流程圖，我就想成做蛋糕，五分鐘就背出來了，捂嘴笑。

下面我按流程一一簡單說一下：

1.1 裁闆就是把我們疊層中用的CORE和PP裁成我們需要的尺寸。這個時候千萬不要以為就是裁成我們設計資料中OUTLINE的大小。闆廠也是會拼版，以增加制程的利用率。

一般的基闆尺寸有：40*42；36*48；40*48；42*48等，都是英寸單位，所以想想比我們設計的闆子尺寸大多了，一般的以主機闆9.6*9.6inch為例。也要4開。在這1/4的闆子上面還要拼四個我們闆子。原創今日頭條：卧龍會IT技術

所以問題來了，如果我們能自己設計闆子的大小，盡量符合基闆的尺寸，可以提高基闆的利用率，直接很大的節約成本。這一點可能對于沒這一塊經驗的工程師有點難。可以跟合作的廠商配合完成。​

1.2 内層線路主要是用曝光成像的原理，把圖形線路轉移到基闆上，然後蝕刻顯影把線路做出來。

有些還會用激光成像的技術，優點是精度高，不需要底片。缺點是速度慢。所以現在行業内還是多用這種底片的方式完成。底片從普通民用中退出曆史舞台，在工業使用中，還是依然堅挺。

​

如下圖，一個六層闆的疊構。根據層别順序，疊到一起放到壓機中壓合。在壓合的制程中，我們設計需要注意疊層的對稱性。防止受理不均造成闆彎翹。

在鑽孔制程中，我們設計的時候選擇鑽孔大小的時候，能大則大。孔小，鑽頭就細，就容易斷，所以成本就會高。雖然，現在制程能力可以做到0.2mm，甚至标稱可以0.15mm。但是，跟報廢率成正比的。所以，出來混都是要還的，還是盡量做到0.25mm以上。

、我們鑽孔完了，孔壁是非導通的，而且面銅也隻有一層底銅。比如：1/3oz，1/2oz等。我們需要全闆電鍍，導通孔銅，增加面銅。

​

​

其實，紅色，黑色，白色，黃色等等都有。現在還有很騷的粉色。防焊的目的就是為了防止波焊時造成的短路，保護外層線路。我們設計一般都會比外層大3mil。

原創今日頭條：卧龍會IT技術

防焊具體流程：

6.1利用網闆給闆子全闆刷油墨，這個網闆上面會有一些檔點，作用是防止不需要塞孔的孔進油墨不好清洗。

6.2又是利用曝光的原理，把需要留下來的防焊油墨感光固化。

6.3洗去不需要的油墨。這就叫做防焊開窗。

表面處理有化金，化錫，化銀，金手指，噴錫，OSP等等。要注意的是，OSP因為容易氧化，所以都是最後制程進行制作，做完直接包裝出貨。現在用的比較多的是OSP和化金，慢慢化錫也慢慢流行起來，它有焊錫性良好的優點，現在成本還略高。

在這個流程中，如果有V_CUT，金手指斜邊等也是在這個流程中制作出來。

​

一般樣品用飛針測試，隻需要編輯好程序，機器就直接測試，但是時間很長。治具測試需要花費制作治具的錢，但是速度快，一般用于量産中。原創今日頭條：卧龍會IT技術

​

其實每站出來都會有相應的檢查，還有一些相應的時間。

如線路流程的時候，就會AOI檢查線路的完整性，及一些修補的需求。還有各種切片制作及測試。可靠性方面的一些測試。

​

經過以上這些流程，PCB就可以打包出貨了。感覺經過了萬裡長征。PCB相對來說流程還是比較多的，上面我說的流程裡面，還有很多小流程。加起來各個功站估計得有50多個了吧。

大家看看有沒有問題可以在下面留言我們讨論哦。皮皮畢竟學識有限，有錯誤也歡迎來指正哦。

關注@卧龍會IT技術，有100元壓歲紅包，大年三十開獎，在首頁置項貼去領！

​原創：卧龍會 皮希彼

加小編多閃： wlh_it

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!