一、CPU 的結構

1.CPU 的功能

(1)取指令

控制器必須具備能自動地從存儲器中取出指令的功能

(2)分析指令

①分析指令要完成什麼操作

②分析參與這次操作的操作數地址

(3)執行指令

2.CPU 的寄存器

(1)用戶可見寄存器

①通用寄存器

②數據寄存器

③地址寄存器

④條件碼寄存器

(2)控制和狀态寄存器

①MAR ，存儲器地址寄存器

②MDR ，存儲器數據寄存器

③PC ，程序計數器

④IR ，指令寄存器

⑤PSW ，程序狀态字寄存器

3.控制單元和中斷系統

(1)控制單元

提供完成計算機全部指令操作的微操作命令序列部件

(2)微操作命令序列形成方法

①硬連線邏輯

②存儲邏輯

二、指令周期

1.指令周期的基本概念

(1)CPU 每取出并執行一條指令所需的全部時間

(2)取指周期

(3)間址周期

(4)執行周期

2.指令周期的數據流

(1)取指周期的數據流

(2)間址周期的數據流

(3)執行周期的數據流

(4)中斷周期的數據流

三、指令流水

1.指令流水原理

(1)指令的處理過程

①取指令

②執行指令

③更細緻分解

取指（ FI )

指令譯碼（ DI )

計算操作數地址（ Co )

取操作數（ FO )

執行指令（ El )

寫操作數（ WO )

(2)為了減少時間損失，采用猜測法

2.影響流水線性能的因素

(1)結構相關

也稱資源相關，是當指令在重疊執行過程中，不同指令争用同一功能部件産生資源沖突時産生的

(2)數據相關

①流水線中的各條指令因重疊操作，可能改變對操作數的讀寫訪問順序，從而導緻了數據相關沖突

②可采用後推法解決

(3)控制相關

①主要由轉移指令引起

②解決方法

可以采用盡早判别轉移是否發生，盡早生成轉移目标地址

預取轉移成功或不成功兩個控制方向上的目标指令

加快和提前生成條件碼

提高轉移方向的猜準率等

3.流水線性能

(1)吞吐率

①單位時間内流水線所完成指令或輸出結果的數量

②最大吞吐率

③實際吞吐率

(2)加速比

m 段流水線的速度與等功能的非流水線的速度之比

(3)效率

流水線中各功能段的利用率

4.流水線中的多發技術

(1)超标量技術

(2)超流水線技術

(3)超長指令字技術（ VLIW )

5.流水線結構

(1)指令流水線結構

①将指令的整個執行過程用流水線進行分段處理

②對機器性能的改善程度取決于把處理過程分解為多少個相等的時間段數

(2)運算流水線

四、中斷系統

1.中斷請求标記和中斷判優邏輯

(1)中斷請求标記

中斷請求觸發器（ INTR )

(2)中斷判優邏輯

①硬件排隊

②軟件排序

2.中斷服務程序入口地址的尋找

(1)硬件向量法

利用硬件産生向量地址，再由向量地址找到中斷服務程序的入口地址。

(2)軟件查詢法

用軟件尋找中斷服務程序入口地址

3.中斷響應

(1)響應中斷的條件

(2)響應中斷的時間

(3)中斷隐指令

①保護程序斷點

②尋找中斷服務程序的入口地

址

③關中斷

④在機器指令系統中沒有的指令，它是 CPU 在中斷周期内由硬件自動完成的一條指令。

4.保護現場和恢複現場

(1)保護現場

①保護程序斷點

②保護 CPU 内部各寄存器内容

的現場

(2)恢複現場

指在中斷返回前，必須将寄存器的内容回複到中斷處理前的狀态，這部分工作也由中斷服務程序完成。

5.中斷屏蔽技術

(1)多重中斷的概念

①多重中斷，又叫中斷嵌套

②單重中斷

(2)實現多重中斷的條件

①提前設置“開中斷”指令

②優先級别高的中斷源有權中斷優先級别低的中斷源

(3)屏蔽技術

①屏蔽觸發器與屏蔽字

②屏蔽技術可改變優先等級

響應優先級

處理優先級

③屏蔽技術的其他作用

(4)多重中斷的斷電保護

框架

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!