在我們打開一個固态硬盤的産品信息頁面時，總是能看到"采用3D NAND閃存"這樣的介紹。大家是否想過，為什麼3D結構會取代制程微縮成為閃存的發展方向？

15nm制程成為2D與3D閃存的分水嶺，在15nm之後閃存不再像CPU那樣繼續向更先進的10nm、7nm制程邁進。是什麼樣的原因使得更先進的半導體制程與NAND閃存無緣？現在的3D閃存到底又是什麼制程節點制造的？

TLC轉折點

各種閃存新技術的出現，本質上都是為了降低每GB容量的成本。NAND閃存相比内存有一個優勢，它在一個單元裡可以存儲多個比特(bit)的數據。這是制程微縮之外的另一種擴容量、降成本手段。當發展到TLC（3bit/cell）後，遇上麻煩了。

閃存單元的FG浮栅結構就像一個可以存儲電子的桶，其中容納的電子數量會影響到閃存單元的讀取阈值電壓Vth。在TLC中為了表達3比特數據已經需要用到8種不同的阈值電壓，如果發展到QLC的4bit/cell結構，更需要區分出16種阈值電壓，這就像蠅頭小楷一樣難以看清。

電子危機

制程微縮的過程進一步加劇了閃存危機，新制程的FG浮栅結構中能容納的電子總數不斷下降，發展到一個非常危險的水平。下圖中的紅線是過去BCH糾錯技術下的可用界限，除非改變閃存結構，否則制程微縮将難以為繼：制造出的閃存單元會因為能夠容納的電子數量太少而極其容易出錯。

3D閃存架構提出

3D閃存就是攻城獅們找到的新結構出路。早在2007年，東芝就首次提出BiCS三維閃存結構，成功地解決了當代的發展難題。目前市場上在售的固态硬盤幾乎全部使用了3D閃存。

3D閃存并不是簡單地把閃存單元從平面堆疊成立體狀态，而是涉及了基礎的結構變化。下圖為東芝BiCS三維閃存與傳統平面閃存的結構對比。

最終結果使得閃存單元之間的間隙變大、讀寫幹擾得到降低。同時，Charge Trap取代了傳統的Floating Gate結構，有力地提升了閃存單元"抓住"電子的能力，降低了漏電速度。

3D閃存的制程信息

很多地方說3D閃存之所以更耐用，是因為使用了更老的制造工藝。這一點其實隻适用于初代的3D NAND，40nm的制程使得初代的3D閃存非常昂貴，沒有達到擴容量、降成本的初衷。

盡管閃存原廠都不再透露3D閃存的具體制程信息，TechInsights的分析報告還是給出了我們想要的答案：目前的64層堆疊、96層堆疊技術使用的都是19/20 nm制造工藝。

3D閃存的未來

現在3D閃存已經在固态硬盤當中大為普及，未來還會有4D閃存嗎？其實4D概念去年就有閃存廠商提出，不過"4D"隻是将閃存中的外圍電路拿出來，置于存儲單元陣列的下方，屬于3D工藝的一個小改進。

目前的主流3D閃存擁有64層堆疊層數，東芝在去年率先宣布96層3D TLC。在即将到來的下個節點是96層堆疊與QLC的結合，東芝的96層BiCS4已實現1.33Tb/die的存儲密度，如果以8die封裝來計算，每個閃存顆粒就可以提供高達1.33TB的海量存儲空間，手機和固态硬盤的容量即将迎來又一次爆發式增長。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!