從SiP系統級封裝的傳統意義上來講，凡是有芯片堆疊的都可以稱之為3D，因為在Z軸上有了功能和信号的延伸，無論此堆疊是位于IC内部還是IC外部。但是目前，随着技術的發展，3D IC卻有了其更新、更獨特的含義。

基于芯片堆疊式的3D技術

3D IC的初期型态，目前仍廣泛應用于SiP領域，是将功能相同的裸芯片從下至上堆在一起，形成3D堆疊，再由兩側的鍵合線連接，最後以系統級封裝（System-in-Package，SiP）的外觀呈現。堆疊的方式可為金字塔形、懸臂形、并排堆疊等多種方式，參看下圖。

　另一種常見的方式是将一顆倒裝焊（flip-chip）裸芯片安裝在SiP基闆上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機中比較常用。

基于無源TSV的3D技術

在SiP基闆與裸芯片之間放置一個中介層（interposer）矽基闆，中介層具備矽通孔（TSV），通過TSV連結矽基闆上方與下方表面的金屬層。有人将這種技術稱為2.5D，因為作為中介層的矽基闆是無源被動元件，TSV矽通孔并沒有打在芯片本身上。如下圖所示：

基于有源TSV的3D技術

在這種3D集成技術中，至少有一顆裸芯片與另一顆裸芯片疊放在一起，下方的那顆裸芯片是采用TSV技術，通過TSV讓上方的裸芯片與下方裸芯片、SiP基闆通訊。如下圖所示：

下圖顯示了無源TSV和有源TSV分别對應的2.5D和3D技術。

以上的技術都是指在芯片工藝制作完成後，再進行堆疊形成3D，其實并不能稱為真正的3D IC 技術。

這些手段基本都是在封裝階段進行，我們可以稱之為3D集成、3D封裝或者3D SiP技術。

基于芯片制程的3D技術

目前，基于芯片制造的3D技術主要應用于3D NAND FLASH上。東芝和三星在 3D NAND 上的開拓性工作帶來了兩大主要的 3D NAND 技術。東芝開發了 Bit Cost Scalable（BiCS）的工藝。BiCS 工藝采用了一種先栅極方法（gate-first approach），這是通過交替沉積氧化物（SiO）層和多晶矽（pSi）層實現的。然後在這個層堆疊中形成一個通道孔，并填充氧化物-氮化物-氧化物（ONO）和 pSi。然後沉積光刻膠，通過一個連續的蝕刻流程，光刻膠修整并蝕刻出一個階梯，形成互連。最後再蝕刻出一個槽并填充氧化物。如下圖所示。

三星則開發了 Terabit Cell Array Transistor （TCAT）工藝。TCAT 是一種後栅極方法（ gate-last approach），其沉積的是交替的氧化物和氮化物層。然後形成一個穿過這些層的通道并填充 ONO 和 pSi。然後與 BiCS 工藝類似形成階梯。最後，蝕刻一個穿過這些層的槽并去除其中的氮化物，然後沉積氧化鋁（AlO）、氮化钛（TiN）和鎢（W）又對其進行回蝕（etch back），最後用塢填充這個槽。如下圖所示。

3D NAND目前已經能做到64層甚至更高，其産量正在超越 2D NAND，而且随着層數的進一步擴展，3D NAND還能繼續将摩爾定律很好地延續。

目前應用在IC制造上的3D技術也僅限于NAND FLASH，随着技術的發展，應該很快也會應用到其它的IC領域，那時候，真正的3D IC時代就到來了！

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!