計算機五大部分組成?《計算機組成原理》複結，今天小編就來說說關于計算機五大部分組成?下面更多詳細答案一起來看看吧!

計算機五大部分組成

《計算機組成原理》複結

第一章 計算機系統概論

電子數字計算機的分類（P1）

通用計算機（超級計算機、大型機、服務器、工作站、微型機和單片機）和專用計算機。

計算機的性能指标（P5）

數字計算機的五大部件及各自主要功能（P6）

五大部件：存儲器、運算器、控制器、輸入設備、輸出設備。

存儲器主要功能：保存原始數據和解題步驟。

運算器主要功能：進行算術、邏輯運算。

控制器主要功能：從内存中取出解題步驟(程序)分析，執行操作。

輸入設備主要功能：把人們所熟悉的某種信息形式變換為機器内部所能接收和識别的二進制信息形式。

輸出設備主要功能：把計算機處理的結果變換為人或其他機器所能接收和識别的信息形式。

計算機軟件（P11）

系統程序——用來管理整個計算機系統

應用程序——按任務需要編制成的各種程序

第二章 運算方法和運算器

課件 作業

第三章 内部存儲器

存儲器的分類（P65）

按存儲介質分類：

易失性：半導體存儲器

非易失性：磁表面存儲器、磁芯存儲器、光盤存儲器

按存取方式分類：

存取時間與物理地址無關（随機訪問）：

随機存儲器RAM——在程序的執行過程中可讀可寫

隻讀存儲器ROM——在程序的執行過程中隻讀

存取時間與物理地址有關（串行訪問）：

順序存取存儲器 磁帶

直接存取存儲器 磁盤

按在計算機中的作用分類：

主存儲器：随機存儲器RAM——靜态RAM、動态RAM

隻讀存儲器ROM——MROM、PROM、EPROM、EEPROM

Flash Memory

高速緩沖存儲器（Cache）

輔助存儲器——磁盤、磁帶、光盤

存儲器的分級（P66）

存儲器三個主要特性的關系：速度、容量、價格/位

多級存儲器體系結構：高速緩沖存儲器（cache）、主存儲器、外存儲器。

主存儲器的技術指标（P67）

存儲容量：存儲單元個數M×每單元位數N 　　

存取時間：從啟動讀(寫)操作到操作完成的時間

存取周期：兩次獨立的存儲器操作所需間隔的最小時間 ，時間單位為ns。　　

存儲器帶寬：單位時間裡存儲器所存取的信息量，位/秒、字節/每秒，是衡量數據傳輸速率的重要技術指标。 　

SRAM存儲器（P67）

基本存儲元：用一個鎖存器(觸發器)作為存儲元。

基本的靜态存儲元陣列（P68）

雙譯碼方式（P68）

讀周期、寫周期、存取周期（P70）

DRAM存儲器（P70）

基本存儲元：由一個MOS晶體管和電容器組成的記憶電路。

存儲原理：所存儲的信息1或0由電容器上的電荷量來體現（充滿電荷：1；沒有電荷：0）。

一個DRAM存儲元的寫、讀、刷新操作（P71）

DRAM的刷新：集中式刷新和分散式刷新（P73）

存儲器容量的擴充（P73）

位擴展——增加存儲字長（P73）

字擴展——增加存儲字的數量（P73）

字、位擴展（P74）

例題（P73）

隻讀存儲器ROM（P80）

掩模ROM、PROM、EPROM、EEPROM、Flash 存儲器（P80-86）

并行存儲器（P86）

雙端口存儲器：指同一個存儲器具有兩組相互獨立的讀寫控制線路。

多模塊交叉存儲器：連續地址分布在相鄰的不同模塊内，同一個模塊内的地址都是不連續的。對連續字的成塊傳送可實現多模塊流水式并行存取，大大提高存儲器的帶寬。

cache基本原理（P92）

避免 CPU“空等”現象

CPU 和主存（DRAM）的速度差異

程序訪問的局部性原理

cache由高速的SRAM組成

cache的基本原理（P93）

命中、未命中、命中率（P93）

例題（P94）

cache與主存的地址映射（P94）

全相聯映像：主存中的任一塊可以映象到緩存中的任一塊。

直接映像：每個緩存塊可以和若幹個主存塊對應；每個主存塊隻能和一個緩存塊對應。

組相聯映像：某一主存塊 j 按模 u 映射到 緩存 的第 i 組中的 任一塊。

替換算法（P98）

先進先出算法（FIFO）：把一組中最先調入cache的塊替換出去，不需要随時記錄各個塊的使用情況，所以實現容易，開銷小。

近期最少使用算法（LRU）：将近期内長久未被訪問過的行(塊)換出。每行設置一個計數器，cache每命中一次，命中行計數器清零，其它各行計數器增1。當需要替換時，比較各特定行的計數值，将計數值最大的行換出。

最不經常使用（LFU）：被訪問的行計數器增加1，換值小的行，不能反映近期cache的訪問情況。

随機替換：從特定的行位置中随機地選取一行換出。

cache的寫操作策略（P99）

寫回法、全寫法、寫一次法（P99-100）

第四章 指令系統

指令系統（P103）

程序、高級語言、機器語言、指令、指令系統、複雜指令系統計算機（CISC）、精簡指令系統計算機（RISC）（P103）

指令格式（P105）

操作碼：指令操作性質的二進制數代碼

地址碼：指令中的地址碼用來指出該指令的源操作數地址(一個或兩個)、結果地址及下一條指令的地址。

三地址指令、二地址指令、一地址指令、零地址指令；三種二地址指令（SS、RR、RS）（P106）

指令字長度、機器字長（P107）

例題（P110）

操作數類型（P110）

地址數據、數值數據、字符數據、邏輯數據

尋址方式（P112）

确定本條指令的操作數地址，下一條欲執行指令的指令地址

指令尋址

順序尋址——PC 1

跳躍尋址——轉移類指令

數據尋址（P112-116）

立即尋址——形式地址就是操作數

直接尋址——有效地址由形式地址直接給出

隐含尋址——操作數地址隐含在操作碼中

間接尋址——有效地址由形式地址間接提供

寄存器尋址——有效地址即為寄存器編号

寄存器間接尋址——有效地址在寄存器中

基址尋址——有效地址=形式地址 基地址

變址尋址——有效地址=形式地址 變址寄存器的内容

相對尋址——有效地址=PC的内容 形式地址

堆棧尋址——棧頂指針

段尋址

例題（P118）

指令的分類（119）

數據處理、數據存儲、數據傳送、程序控制

RISC技術（P121）

RISC——精簡指令系統計算機

CISC——複雜指令系統計算機

RISC指令系統的特點（P121）

第五章 中央處理器

CPU的功能（P127）

指令控制、操作控制、時間控制、數據加工

CPU的基本組成（P127）

控制器、運算器、cache

CPU中的主要寄存器（P128）

數據緩沖寄存器（DR）、指令寄存器（IR）、程序計數器（PC）、數據地址寄存器（AR）、通用寄存器、狀态字寄存器（PSW）

操作控制器的分類（P130）

時序邏輯型：硬布線控制器

存儲邏輯型：微程序控制器

指令周期（P131）

取出并執行一條指令所需的全部時間。

指令周期、機器周期、時鐘周期（P131）

一個指令周期含若幹個機器周期

一個機器周期包含若幹個時鐘周期

取指周期（數據流）（P132）

執行周期（數據流）（P133—138）

時序信号的作用和體制（P141）

時序信号的基本體制是電位—脈沖制。數據加在觸發器的電位輸入端D ，打入數據的控制信号加在觸發器的時鐘脈沖輸入端 CP。電位高低表示數據是1還是0，要求打入數據的控制信号來之前電位信号必須已穩定。

節拍電位、節拍脈沖（P142）

控制器的控制方式（P144）

同步控制方式：即固定時序控制方式，各項操作都由統一的時序信号控制，在每個機器周期中産生統一數目的節拍電位和工作脈沖。

異步控制方式：不受統一的時鐘周期(節拍)的約束；各操作之間的銜接與各部件之間的信息交換采取應答方式。

聯合控制方式：同步控制和異步控制相結合的方式，大部分指令在固定的周期内完成，少數難以确定的操作采用異步方式。

微程序控制原理（P145）

微程序控制是指運行一個微程序來實現一條機器指令的功能。微程序控制的基本思想：仿照計算機的解題程序，把微操作控制信号編制成通常所說的“微指令”，再把這些微指令按時序先後排列成微程序，将其存放在一個隻讀存儲器裡，當計算機執行指令時，一條條地讀出這些微指令，從而産生相應的操作控制信号，控制相應的部件執行規定的操作。

微程序、微指令、微命令、微操作（P145）

機器指令與微指令的關系（P150）

微命令的編碼方法（P151）

直接表示法：微指令的每一位代表一個微命令，不需要譯碼。

編碼表示法：把一組相斥性的微命令信号組成一個小組(即一個字段)，然後通過小組(字段)譯碼器對每一個微命令信号進行譯碼，譯碼輸出作為操作控制信号。

混合表示法：把直接表示法與字段編碼表示法混合使用，以便能綜合考慮微指令字長、靈活性、速度等方面的要求。

微指令格式（P153）

水平型微指令：是指一次能定義并能并行執行多個微命令的微指令。

垂直型微指令：微指令中設置微操作碼字段，采用微操作碼編譯法，由微操作碼規定微指令的功能，稱為垂直型微指令。垂直型微指令的結構類似于機器指令的結構。

硬連線控制器（P155）

基本思想：通過邏輯電路直接連線而産生的，又稱為組合邏輯控制方式。這種邏輯電路是一種由門電路和觸發器構成的複雜樹形邏輯網絡。

三個輸入：來自指令操作碼譯碼器的輸出；來自執行部件的反饋信息；來自時序産生器的時序信号，包括節拍電位信号M和節拍脈沖信号T。

一個輸出：微操作控制信号

硬布線控制器的基本原理：某一微操作控制信号C用一個邏輯函數來表達。

并行處理技術（P161）

并行性的概念：問題中具有可以同時進行運算或操作的特性。

時間并行：讓多個處理過程在時間上相互錯開，輪流使用同一套硬件設備的各個部件，以加快硬件周轉而赢得速度，實現方式就是采用流水處理部件。

空間并行：以數量取勝。它能真正的體現同時性

時間 空間并行：綜合應用。Pentium中采用了超标量流水線技術。

流水線的分類（P163）

指令流水線：指指令步驟的并行。将指令流的處理過程劃分為取指令、譯碼、取操作數、執行、寫回等幾個并行處理的過程段。

算術流水線：指運算操作步驟的并行。如流水加法器、流水乘法器、流水除法器等。

處理機流水線：是指程序步驟的并行。由一串級聯的處理機構成流水線的各個過程段，每台處理機負責某一特定的任務。

流水線中的主要問題（P164）

資源相關：指多條指令進入流水線後在同一機器時鐘周期内争用一個功能部件所發生的沖突。

數據相關：在一個程序中，如果必須等前一條指令執行完畢後，才能執行後一條指令。解決數據相關沖突的辦法：為了解決數據相關沖突，流水CPU的運算器中特意設置若幹運算結果緩沖寄存器，暫時保留運算結果，以便于後繼指令直接使用，稱為“向前”或定向傳送技術。

控制相關：由轉移指令引起的。解決控制相關沖突的辦法：延遲轉移法、轉移預測法。

例題（P165）

第六章 總線系統

總線的概念（P184）

總線是構成計算機系統的互聯機構，是多個系統功能部件之間進行數據傳送的公共通路。

總線的分類（P184）

内部總線——CPU内部連接各寄存器及運算部件之間的總線。

系統總線——CPU和計算機系統中其他高速功能部件相互連接的總線。按系統傳輸信息的不同，又可分為三類：數據總線，地址總線和控制總線。

I/O總線——中、低速I/O設備之間互相連接的總線。

總線性能指标（P185）

總線寬度：指數據總線的根數。

尋址能力：取決于地址總線的根數。PCI總線的地址總線為32位，尋址能力達4GB。

傳輸率：也稱為總線帶寬，是衡量總線性能的重要指标。

例題（P193）

總線上信息傳送方式（P190）

串行傳送：使用一條傳輸線，采用脈沖傳送（有脈沖為1，無脈沖為0）。連續幾個無脈沖的處理方法：位時間。

并行傳送：每一數據位需要一條傳輸線，一般采用電位傳送（電位高為1，電位低為0）。

分時傳送：總線複用、共享總線的部件分時使用總線。

總線接口（P192）

I/O接口，也叫适配器，和CPU數據的交換一定是并行的方式，和外設數據的交換可以是并行的，也可以是串行的。

總線的仲裁（P193）

集中式仲裁：有統一的總線仲裁器。

鍊式查詢方式、計數器定時查詢方式、獨立請求方式（P193—195）

分布式仲裁：不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁器和仲裁号。（P195）

總線的定時（P196）

同步定時：事件出現在總線上的時刻由總線時鐘信号來确定。

異步定時：後一事件出現在總線上的時刻取決于前一事件的出現，即建立在應答式或互鎖機制基礎上。

PCI總線（P200）

PCI：外圍設備互連，PCI總線：連接各種高速的PCI設備。PCI是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它采用同步時序協議和集中式仲裁策略，并具有自動配置能力。PCI總線支持無限的猝發式傳送。即插即用。

第七章 外圍設備

外圍設備的定義和分類（P209）

除了CPU和主存外，計算機系統的每一部分都可作為一個外圍設備來看待。外圍設備可分為輸入設備、輸出設備、外存設備、數據通信設備和過程控制設備幾大類。

磁記錄原理（P210）

計算機的外存儲器又稱磁表面存儲設備。所謂磁表面存儲，是用某些磁性材料薄薄地塗在金屬鋁或塑料表面作載磁體來存儲信息。磁盤存儲器、磁帶存儲器均屬于磁表面存儲器。

磁性材料上呈現剩磁狀态的地方形成了一個磁化元或存儲元，是記錄一個二進制信息位的最小單位。

磁表面存儲器的讀寫原理（P211）

在磁表面存儲器中，利用一種稱為磁頭的裝置來形成和判别磁層中的不同磁化狀态。通過電-磁變換，利用磁頭寫線圈中的脈沖電流，可把一位二進制代碼轉換成載磁體存儲元的不同剩磁狀态；通過磁-電變換，利用磁頭讀出線圈，可将由存儲元的不同剩磁狀态表示的二進制代碼轉換成電信号輸出。

磁盤的組成和分類（P213）

硬磁盤是指記錄介質為硬質圓形盤片的磁表面存儲設備。 它主要由磁記錄介質、磁盤控制器、磁盤驅動器三大部分組成。

溫徹斯特磁盤簡稱溫盤，是一種采用先進技術研制的可移動磁頭固定盤片的磁盤機。它是一種密封組合式的硬磁盤，即磁頭、盤片、電機等驅動部件乃至讀寫電路等 組裝成一個不可随意拆卸的整體。

磁盤上信息的分布（P215）

記錄面、磁道、扇區（P215）

磁道編号（P215）

磁盤地址由記錄面号（也稱磁頭号）、磁道号和扇區号三部分組成。

磁盤存儲器的技術指标（P216）

存儲密度：存儲密度分道密度、位密度和面密度。

道密度：沿磁盤半徑方向單位長度上的磁道數，單位道/英寸。

位密度：磁道單位長度上能記錄的二進制代碼位數，單位為位/英寸。

面密度：位密度和道密度的乘積，單位為位/平方英寸。

平均存儲時間=尋道時間 等待時間 數據傳送時間（P216）

數據傳輸率（P217）

例題（P217）

磁盤cache（P218）

磁盤cache是為了彌補慢速磁盤和主存之間速度上的差異。

磁盤陣列RAID（P218）

RAID：獨立磁盤冗餘陣列（廉價冗餘磁盤陣列），或簡稱磁盤陣列。簡單的說， RAID 是一種把多塊獨立的硬盤（物理硬盤）按不同方式組合起來形成一個硬盤組（邏輯硬盤），從而提供比單個硬盤更高的存儲性能和提供數據冗餘的技術。

組成磁盤陣列的不同方式成為 RAID 級别。RAID 0 提高存儲性能的原理是把連續的數據分散到多個磁盤上存取， 這樣，系統有數據請求就可以被多個磁盤并行的執行，每個磁盤執行屬于它自己的那部分數據請求。這種數據上的并行操作可以充分利用總線的帶寬，顯著提高磁盤整體存取性能。

第八章 輸入輸出系統

外圍設備的速度分級（P236）

在CPU和外設之間數據傳送時加以定時：

速度極慢或簡單的外設 ：CPU隻需要接受或者發送數據即可。

慢速或者中速的設備 ：可以采用異步定時的方式。

高速外設 ：采用同步定時方式。

I/O和主機信息交換方式（P237）

程序查詢方式、程序中斷方式、直接内存訪問（DMA）方式、通道方式

程序查詢方式（P239）

數據在CPU和外圍設備之間的傳送完全靠計算機程序控制。當需要輸入/輸出時，CPU暫停執行主程序，轉去執行設備輸入/輸出的服務程序，根據服務程序中的I/O指令進行數據傳送。

這是一種最簡單、最經濟的輸入/輸出方式，隻需要很少的硬件。但由于外圍設備動作很慢，程序進入查詢循環時将浪費CPU時間。

中斷的概念（P242）

中斷是指CPU暫時中止現行程序，轉去處理随機發生的緊急事件，處理完後自動返回原程序的功能和技術。

程序中斷方式的原理（P242）

在程序中斷方式中，某一外設的數據準備就緒後，它“主動”向CPU發出請求中斷的信号，請求CPU暫時中斷目前正在執行的程序而進行數據交換。當CPU響應這個中斷時，便暫停運行主程序，并自動轉移到該設備的中斷服務程序。當中斷服務程序結束以後，CPU又回到原來的主程序。

中斷處理過程中的幾個問題（P243）

CPU隻有在當前一條指令執行完畢後，即轉入公操作時才受理設備的中斷請求。

保存現場（P243）

中斷屏蔽（P243）

中斷處理過程（P243）

單級中斷和多級中斷（P245）

單級中斷系統中，所有的中斷源都屬于同一級，所有中斷源觸發器排成一行，其優先次序是離CPU近的優先權高。 當響應某一中斷請求時，執行該中斷源的中斷服務程序。在此過程中，不允許其他中斷源再打斷中斷服務程序，既使優先權比它高的中斷源也不能再打斷。

多級中斷系統是指計算機系統中有相當多的中斷源，根據各中斷事件的輕重緩急程度不同而分成若幹級别，每一中斷級分配給一個優先權。優先權高的中斷級可以打斷優先權低的中斷服務程序，以程序嵌套方式工作。

一維多級中斷是指每一級中斷裡隻有一個中斷源，

二維多級中斷是指每一級中斷裡又有多個中斷源。

DMA的基本概念（P253）

直接内存訪問(DMA)是一種完全由硬件執行I/O交換的工作方式。在這種方式中，DMA控制器從CPU完全接管對總線的控制，數據交換不經過CPU，而直接在内存和I/O設備之間進行。DMA方式一般用于高速傳送成組數據。

DMA方式的優點（P253）

DMA能執行的一些操作（P254）

從外圍設備發出DMA請求；CPU響應請求，把CPU工作改成DMA操作方式，DMA控制器從CPU接管總線的控制；由DMA控制器對内存尋址，即決定數據傳送的内存單元地址及數據傳送個數的計數，并執行數據傳送的操作；發中斷，向CPU報告DMA操作的結束。

DMA傳送方式（P254）

停止CPU訪問内存、周期挪用、DMA與CPU交替訪内（P254）

DMA數據傳送過程（P257）

傳送前預處理；正式傳送；傳送後處理。（P257）

通道的基本概念（P261）

通道是一個特殊功能的處理器，它有自己的指令和程序專門負責數據輸入輸出的傳輸控制，而CPU将“傳輸控制”的功能下放給通道後隻負責“數據處理”功能。這樣，通道與CPU分時使用内存，實現了CPU内部運算與I/O設備的平行工作。

通道的功能（P253）

通道具有兩種類型的總線：存儲總線：承擔通道與内存、CPU與内存之間的數據傳輸任務。通道總線即I/O總線，承擔外圍設備與通道間的數據傳送任務。

從邏輯結構上講，I/O系統一般具有四級連接：CPU與内存à通道à設備控制器à外圍設備

優先級别：由于大多數I/O設備的讀寫信号具有實時性，不及時處理會丢失數據；所以通道與CPU同時要求訪内時，通道優先權高于CPU。

CPU對通道的管理（P262）

CPU是通過執行I/O指令以及處理來自通道的中斷，實現對通道的管理。

來自通道的中斷有兩種，一種是數據傳送結束中斷，另一種是故障中斷。

通道對I/O模塊的管理（P262）

通道通過使用通道指令控制I/O模塊進行數據傳送操作，并以通道狀态字接收I/O模塊反映的外圍設備的狀态。

通道的類型（P262）

選擇通道、數組多路通道、字節多路通道（P263）

第九章 操作系統支持

虛拟存儲器的概念（P282）

虛拟存儲器是借助于磁盤等輔助存儲器來擴大主存容量，使之為更大或更多的程序所使用。是一個容量非常大的存儲器的邏輯模型，不是任何實際的物理存儲器。它指的是主存-外存層次。以透明的方式給用戶提供了一個比實際主存空間大得多的程序地址空間。

實地址：或物理地址，計算機物理内存的訪問地址，由CPU引腳送出，是用于訪問主存的地址，對應的存儲空間——物理存儲空間或主存空間。

虛地址：或邏輯地址，在編制程序時獨立編址，使用的地址，對應的存儲空間——虛存空間或邏輯地址空間。

虛地址到實地址的轉換過程——程序的再定位。

虛存的訪問過程（P283）

虛拟存儲器的用戶程序以虛拟地址編址并存放在輔存中；程序運行時CPU以虛地址訪問主存，由輔助硬件找出虛地址和物理地址的對應關系，判斷這個虛地址指示的存儲單元是否已裝入主存：如果在主存，CPU就直接執行已在主存的程序；如果不在，要進行輔存向主存的調度。

虛存與cache的異同（P283）

幾種虛拟存儲器（P284）

段式、頁式、段頁式

頁式虛拟存儲器（P284）

頁、頁表：頁式虛拟存儲系統中，虛地址空間被分成等長大小的頁，稱為邏輯頁；主存空間也被分成同樣大小的頁，稱為物理頁。相應地，虛地址分為兩個字段：高字段為邏輯頁号，低字段為頁内地址（偏移量）；實存地址也分兩個字段：高字段為物理頁号，低字段為頁内地址。通過頁表可以把虛地址（邏輯地址）轉換成物理地址。

頁式虛存地址映射：地址變換時，用邏輯頁号作為頁表内的偏移地址索引頁表，并找到相應物理頁号，用物理頁号作為實存地址的高字段，再與虛地址的頁内偏移量拼接，就構成完整的物理地址。

虛頁内容若沒有調入主存，則計算機啟動輸入輸出系統，把虛地址指示的一頁内容從輔存調入主存，再提供CPU訪問。

轉換後援緩沖器（P285）

段式虛拟存儲器（P286）

段式虛拟存儲器，是以程序的邏輯結構所形成的段(如主程序、子程序、過程、表格等)作為主存分配單位的虛拟存儲器管理方式的存儲器。

每個段的大小可以不相等。每個程序都有一個段表(映象表)，用于存放該道程序各程序段從輔存裝入主存的狀況信息。段表一般駐留在主存中。

段式虛存地址映射（P287）

段頁式虛拟存儲器（P287）

把程序按邏輯單位分段以後，再把每段分成固定大小的頁。程序對主存的調入調出是按頁面進行的，但它又可以按段實現共享和保護，兼備頁式和段式的優點。

虛存的替換算法（P289）

虛拟存儲器中的替換策略一般采用LRU （Least Recent1y Used）算法、LFU算法、FIFO算法，或将兩種算法結合起來使用。

例題（P289）

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!