觸發—時鐘脈沖邊沿作用下的狀态刷新稱為觸發。

觸發器—具有觸發功能的存儲單元稱為觸發器。

觸發器分類—主從觸發器、維持-阻塞觸發器、延遲觸發器。

觸發器的現态和次态

現态：觸發器在有效信号作用前的狀态。Qn或Q

次态：觸發器在有效信号作用後的狀态。Qn 1

觸發器的功能描述

功能表 ( 特性表、真值表）、狀态圖、特性方程（邏輯函數表達式）、時序圖（波形圖）

主從D觸發器：

1、電路結構：

由兩個結構相同D鎖存器組成：主鎖存器與從鎖存器。

TG1和TG4的工作狀态相同；TG2和TG3的工作狀态相同。

2、工作原理：

CP=0時:

/C=1，C=0，

TG1導通，TG2斷開——輸入信号D 送入主鎖存器。Q'跟随D端的狀态變化，使Q'=D。

TG3斷開，TG4導通——從鎖存器維持在原來的狀态不變。

CP=1時:

/C=0，C=1，

TG1斷開，TG2導通——輸入信号D不能 送入主鎖存器。主鎖存器維持原态不變。

TG3開導通，TG4斷——從鎖存器Q¢的信号送Q端。

觸發器的狀态僅僅取決于CP信号上升沿到達前瞬間的D信号 .

3. 波形圖:

在波形圖時，應注意以下兩點：

（1）觸發器的觸發翻轉發生在CP的上升沿。

（2）判斷觸發器次态的依據是CP上升沿前一瞬間輸入端D的狀态。

主D觸發器波形圖

4. 典型集成電路：

74HC/HCT74 中D觸發器的邏輯圖：

邏輯圖

74HC/HCT74的功能表：

具有直接置1、直接置0，正邊沿觸發的D功能觸發器

功能表

維持-阻塞觸發器：

1. 電路結構：

由3個基本SR觸發器組成

2.工作原理：

CP=0時：

CP:0 -->1時：

在CP脈沖的上升沿，觸法器按此前的D信号刷新

工作原理

CP=1時：

D信号不影響 /S ,/R的狀态，Q的狀态不變

在CP脈沖的上升沿到來瞬間使觸發器的狀态變化

CP=1

3. 典型集成電路-----74LS74

傳輸延遲觸發器：

動态特性反映其觸發器對輸入信号和時鐘信号間的時間要求，以及輸出狀态對時鐘信号響應的延遲時間。

建立時間tSU ：保證與D 相關的電路建立起穩定的狀态，使觸發器狀态得到正确的轉換。

保持時間tH ：保證D狀态可靠地傳送到Q。

觸發脈沖寬度tW ：保證内部各門正确翻轉。

傳輸延遲時間tPLH和tPHL ：時鐘脈沖CP上升沿至輸出端新狀态穩定建立起來的時間。

最高觸發頻率fcmax ：觸發器内部都要完成一系列動作，需 要一定的時間延遲，所以對于CP

最高工作頻率有一個限制。

觸發器的邏輯功能：

S—R鎖存器: 保持、置1、置0

D觸發器（數據鎖存）: 置1、置0

JK觸發器：保持、置1、置0、翻轉

觸發器: 保持、翻轉

1、 D 觸發器構成 J K 觸發器

D觸發器構成的JK觸發器

2、D 觸發器構成 T 觸發器

下面看例題：

1.鎖存器和觸發器都是具有存儲功能的邏輯電路，是構成時序電路的基本邏輯單元。每個鎖存器或觸發器都能存儲1位二值信息。

2.鎖存器是對脈沖電平敏感的電路，它們在一定電平作用下改變狀态。

3.觸發器是對時鐘脈沖邊沿敏感的電路，它們在時鐘脈沖的上升沿或下降沿作用下改變狀态。

4.觸發器按邏輯功能分類有D觸發器、JK觸發器、T（T’）觸發器和SR觸發器。它們的功能可用特性表、特性方程、狀态圖和波形圖來描述。觸發器的電路結構與邏輯功能沒有必然聯系

5.鎖存器和觸發器的異同點

共同點：

具有0 和1兩個穩定狀态，一旦狀态被确定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。

不同點：

鎖存器---對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀态。

觸發器---對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀态。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!