任何聲稱ET（包絡跟蹤）發射機可以通過調節PA電源電壓VPA實現增益歸一化的文章是從根本上不了解ET是什麼。發射機通過改變電源來調節輸出功率的任何能力基本上都是一種極性現象（polar phenomenon，2.9）。無論輸入信号是什麼，都是如此，因為這是ET PA所需的C模式操作的基本特性。

圖5-15

圖5-15 ET不需要來自可變電源的精度，以便産生準确的輸出信号：（a）緊密間距; （b）間距較寬。

ET對可變電源電壓值的容差提供了相對容易使用的大部分功能。除了在DPS輸出上不需要精确的明确的值之外，我們已經看到該功能還可以抑制DPS輸出中可能存在的任何噪聲。該公差如圖5-15所示。信号輸出包絡（Venv）不變，電源電壓偏差VOS是DPS輸出（VPA）和輸出包絡之間的差值。該VOS導緻RF功率晶體管的額外功耗。

圖5-16

圖5-16 展位圖（Booth chart）上的ET操作區域位于虛線橢圓内。

同樣，也有人将VOS保持為恒定值。所需要的隻是VOS足夠大以确保RF晶體管作為CCS工作，因此PA工作在L模式，如圖5-16所示。與實際包絡相比，這允許容忍VPA波形中的顯著失真。這使得對DPS的控制比嚴格遵循信号包絡電壓要更容易，允許對“包絡波形”濾波以減少其帶寬。 DPS輸出到包絡之間的嚴格定時對準也是不必要的。

由于RF功率晶體管中的有限輸出電導的影響，因此晶體管對電源電壓變化的靈敏度永遠不會變為零。其原因是CCS區域的特性曲線斜率（器件電壓高于所用特定輸入驅動電平的拐點電壓knee voltage），如圖5-6所示。這意味着即使使用ET操作，供電電壓的精度也會變得更加重要。

實質上，使用這種晶體管的放大器的比率增益（ratiometric gain）變為可變的，依賴于電源的供電電壓，這變成了類似于P模式的情況，其中在（4.17）中我們看到對輸入信号和器件供電電壓的依賴性。當然，在目前的ET情況下，對電源電壓變化的依賴性要弱得多 - 但這種依賴機制仍然存在。

這裡的信息是：

為了獲得良好的ET性能，RF功率晶體管必須具有低輸出電導（conductance ）（既高輸出電阻）。

将ET技術應用于具有有限輸出電導的晶體管增加了失真機制。也許這就是大多數關于ET的文獻還包括一些數字預失真以獲得高質量輸出信号的原因。可以肯定的是，如果RF晶體管确實具有有限的輸出電導，并且當電源電壓變化時發射機不會出現這種額外的失真，那麼這種操作模式就不是包絡跟蹤（envelope tracking）。

為了在保持電源噪聲抑制的同時獲得RF晶體管的最大可用能量效率，必須将VOS保持在較小值。這導緻了一個問題：滿足包絡跟蹤标準的最小VOS值是多少？對于FETs晶體管這可以很容易地回答。為了建立這個輪廓的數學基礎，我們忽略了輸入信号功率變化引起的偏移。

可以用抛物線來描述FET的CCS和三極放大區域（triode regions）之間的邊界：

其中K取自（4.23）中的表達式。我們可以将（5.15）的電壓稱為器件的拐點電壓（knee voltage），其定義是支持CCS操作的受控端口的最小器件電壓。對于ET操作所需的CCS操作，工作的VDS必須大于VDS邊界。我們添加一個開銷電壓VOH來說明DPS的輸出噪聲，與包絡的定時失準以及可能發生的所有其他失真。然後我們有這個ET設計可以接受的最小VOS：

注意（5.16）不是常數。更重要的是，如增加的晶體管電流所表示的那樣它随輸出功率的增加而增加。如果将VOS設置為ET實現的常量，則必須發生以下兩種情況之一：

•RF器件功耗高于PEP以下所有輸出包絡值所需的功耗

•發射機的操作不是ET信号峰值，因為RF晶體管在大信号值下離開CCS操作。這是一種失真機制，它最大的傷害來在于峰值信号功率。

圖5-17

圖5-17 使用FET作為RF功率晶體管時，建立VOS的最小值。

圖5-18

圖5-18 使用VOS和PA負載線的最小值來确定最佳DPS的輸出，具體取決于輸出電流。

利用（5.16）并且知道PA負載電阻RL，可以直接建立特定信号輸出包絡值的相應VDS值。該計算從圖5-18所示的過程開始，通過識别晶體管控制參數的所有值的器件特性曲線與VOS邊界的交叉點。從這些交叉點，設計的負載線向外和向下投射到電壓軸上，這些負載線與電壓軸的交點對應于保持ET定義在該輸出信号包絡值處支持L模式操作所需的最小DPS值VDPS。

圖5-19

圖5-19 與所需的包絡電壓（虛線）相比，FET PA的DPS輸出（實線）的最佳ET曲線。 還示出了典型的P模式避免下限，以使ET PA遠離該強烈扭曲區域。

當該FET用于RF功率晶體管時，必要的DPS輸出電壓以保證ET工作，使用（5.16）和圖5-15中的定義：

圖5-19中提供了（5.17）的圖。

當需要線性放大器時，對于RF功率晶體管，使用雙極晶體管技術（例如異質結雙極晶體管（HBT，heterojunction bipolar transistor））通常是一個不錯的選擇。盡管FET和雙極晶體管都具有ET所需的CCS操作，但雙極晶體管在其關于CCS操作邊界的特性曲線中具有非常不同的特性。模拟GaAs HBT的一個例子如圖5-20所示。

圖5-20

圖5-20 使用雙極（BJT，HBT）作為RF功率晶體管時，以圖形方式确定VOS的最小值。 每條曲線代表基極電流的均勻步長。

任何雙極晶體管的一個獨特特性是正向電流增益大于反向電流增益（對于所有有用的雙極晶體管都是如此）是在特性曲線原點附近出現偏移。這種稱為VCE，SAT的偏移通常在0.1和0.3V之間。對于圖5-20中建模的晶體管，VCE，SAT為0.12 V。一旦導通開始，飽和導通電阻通常非常低。器件上的附加電壓（VX）使晶體管進入CCS操作。

遺憾的是，雙極晶體管沒有描述CCS操作特性像（5.15）為FETs開發的的簡單模型。按照（5.17）的模型，必要的DPS輸出電壓的相關表達式，這次是基于雙極的PA，是：

圖5-21中提供了（5.18）的圖示。

圖5-21

圖5-21 與所需的包絡電壓（虛線）相比，HBT（雙極性）PA的DPS輸出（實線）的最佳ET曲線。 随着輸出包絡的增加，需要略微增加VOS。

當施加到PA的電源減小到零時，如前所述PA進入P模式操作。這是在ET操作中必須避免的操作模式，因為P模式是調制器操作，而不是放大器。必須回答在停留ET操作期間DPS可以達到多低的問題。

圖5-22

圖5-22 基于FET的功率放大器的低施加電壓操作。 可實現的最小電源電壓取決于所使用的偏置（靜态電流）。

從基于FET的RF PA開始，仔細查看極低施加電壓的特性曲線如圖5-22所示。當電源電壓處于最小值時，保證線性（CCS）操作的允許最小電源電壓明顯取決于偏置設置。對于所示的示例，将DPS的靜态電流設置為40 mA的偏置是可接受的，以使DPS降至0.5 V.相反，偏置将靜态電流設置為接近100 mA，則PA将在0.5 V時為非線性，并且必須采用更高的最低DPS值。主要結論是：

可用于ET操作的最小電源值取決于晶體管的靜态偏置。

其直接結果是ET設計的可接受DPS輸出電壓範圍取決于底層功率放大器的偏置設計。

當雙極晶體管用于RF PA時存在類似的情況。對于圖5-23所示的示例，40 mA的靜态電流可能無法正常工作，因為在信号峰值時，PA正在轉換為P模式操作，并且會産生其無法容忍的失真。如果靜态偏置接近100 mA，則在0.5 V下操作DPS将是完全無法忍受的，因為即使靜态PA也處于P模式操作。在這種特殊情況下，最小可接受的DPS值必須遠高于0.5 V.

有關DPS值與放大器偏置特性之間相互作用的更多詳細信息，我們後面會繼續講解。

本頭條号後面會陸續講解介紹動态電源射頻發射機的的基本結構以及工作行為和原理，敬請關注。

（完）

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!