高頻電路往往集成度較高，布線密度大，采用多層闆既是布線所必須，也是降低幹擾的有效手段。在PCB Layout階段，合理的選擇一定層數的印制闆尺寸，能充分利用中間層來設置屏蔽，更好地實現就近接地，并有效地降低寄生電感和縮短信号的傳輸長度，同時還能大幅度地降低信号的交叉幹擾等，所有這些方法都對高頻電路的可靠性有利。

同種材料時，四層闆要比雙面闆的噪聲低20dB。但是，同時也存在一個問題，PCB半層數越高，制造工藝越複雜，單位成本也就越高，這就要求在進行PCB Layout時，除了選擇合适的層數的PCB闆，還需要進行合理的元器件布局規劃，并采用正确的布線規則來完成設計。下面總結高頻布線的幾點經驗：

所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔（Via）越少越好。一個過孔可帶來約0.5pF的分布電容，減少過孔數能顯着提高速度和減少數據出錯的可能性。

信号的輻射強度是和信号線的走線長度成正比的，高頻的信号引線越長，它就越容易耦合到靠近它的元器件上去，所以對于諸如信号的時鐘、晶振、DDR的數據、LVDS線、USB線、HDMI線等高頻信号線都是要求盡可能的走線越短越好。

高頻電路布線的引線最好采用全直線，需要轉折，可用45度折線或者圓弧轉折，這種要求在低頻電路中僅僅用于提高銅箔的固着強度，而在高頻電路中，滿足這一要求卻可以減少高頻信号對外的發射和相互間的耦合。

高頻電路布線要注意信号線近距離平行走線所引入的“串擾”，串擾是指沒有直接連接的信号線之間的耦合現象。由于高頻信号沿着傳輸線是以電磁波的形式傳輸的，信号線會起到天線的作用，電磁場的能量會在傳輸線的周圍發射，信号之間由于電磁場的相互耦合而産生的不期望的噪聲信号稱為串擾（Crosstalk）。PCB闆層的參數、信号線的間距、驅動端和接收端的電氣特性以及信号線端接方式對串擾都有一定的影響。所以為了減少高頻信号的串擾，在布線的時候要求盡可能的做到以下幾點：

（1）在布線空間允許的條件下，在串擾較嚴重的兩條線之間插入一條地線或地平面，可以起到隔離的作用而減少串擾；

（2）當信号線周圍的空間本身就存在時變的電磁場時，若無法避免平行分布，可在平行信号線的反面布置大面積“地”來大幅減少幹擾；

（3）在布線空間許可的前提下，加大相鄰信号線間的間距，減小信号線的平行長度，時鐘線盡量與關鍵信号線垂直而不要平行；

（4）如果同一層内的平行走線幾乎無法避免，在相鄰兩個層，走線的方向務必卻為相互垂直；

（5）在數字電路中，通常的時鐘信号都是邊沿變化快的信号，對外串擾大。所以在設計中，時鐘線宜用地線包圍起來并多打地線孔來減少分布電容，從而減少串擾；

（6）對高頻信号時鐘盡量使用低電壓差分時鐘信号并包地方式，需要注意包地打孔的完整性；

（7）閑置不用的輸入端不要懸空，而是将其接地或接電源（電源在高頻信号回路中也是地），因為懸空的線有可能等效于發射天線，接地就能抑制發射。實踐證明，用這種辦法消除串擾有時能立即見效。

模拟地線、數字地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離并選擇合适的地方單點互聯。高頻數字信号的地線的地電位一般是不一緻的，兩者直接常常存在一定的電壓差，而且，高頻數字信号的地線還常常帶有非常豐富的高頻信号的諧波分量，當直接連接數字信号地線和模拟信号地線時，高頻信号的諧波就會通過地線耦合的方式對模拟信号進行幹擾。所以通常情況下，對高頻數字信号的地線和模拟信号的地線是要做隔離的，可以采用在合适位置單點互聯的方式，或者采用高頻扼流磁珠互聯的方式。

每個集成電路塊的電源引腳就近增一個高頻退藕電容。增加電源引腳的高頻退藕電容，可以有效地抑制電源引腳上的高頻諧波形成幹擾。

各類高頻信号走線盡量不要形成環路，若無法避免則應使環路面積盡量小。

信号在傳輸的過程中，當阻抗不匹配的時候，信号就會在傳輸通道中發生信号的反射，反射會使合成信号形成過沖，導緻信号在邏輯門限附近波動。

消除反射的根本辦法是使傳輸信号的阻抗良好匹配，由于負載阻抗與傳輸線的特性阻抗相差越大反射也越大，所以應盡可能使信号傳輸線的特性阻抗與負載阻抗相等。同時還要注意PCB上的傳輸線不能出現突變或拐角，盡量保持傳輸線各點阻抗連續，否則在傳輸線各段之間也将會出現反射。這就要求在進行高速PCB布線時，必須要遵守以下布線規則：

（1）LVDS布線規則

要求LVDS信号差分走線，線寬7mil，線距6mil，目的是控制HDMI的差分信号對阻抗為100 -15%歐姆；

（2）USB布線規則

要求USB信号差分走線，線寬10mil，線距6mil，地線和信号線距6mil；

（3）HDMI布線規則

要求HDMI信号差分走線，線寬10mil，線距6mil，每兩組HDMI差分信号對的間距超過20mil；

（4）DDR布線規則

DDR1走線要求信号盡量不走過孔，信号線等寬，線與線等距，走線必須滿足2W原則，以減少信号間的串擾，對DDR2及以上的高速器件，還要求高頻數據走線等長，以保證信号的阻抗匹配。

來源：網絡整理

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!