PCB相信平時經常都接觸到，但關于PCB的一些結構具體信息，可能了解的相對較少，今天簡單介紹一下PCB中兩個重要的參數：疊層和阻抗。

多層闆的結構：

為了很好地對 PCB 進行阻抗控制，首先要了解 PCB 的結構：

通常我們所說的多層闆是由芯闆和半固化片互相層疊壓合而成的，芯闆是一種硬質的、有特定厚度的、兩面包銅的闆材，是構成印制闆的基礎材料。而半固化片構成所謂的浸潤層，起到粘合芯闆的作用，雖然也有一定的初始厚度，但是在壓制過程中其厚度會發生一些變化。通常多層闆最外面的兩個介質層都是浸潤層，在這兩層的外面使用單獨的銅箔層作為外層銅箔。外層銅箔和内層銅箔的原始厚度規格，一般有 0.5OZ、1OZ、2OZ（1OZ 約為 35um或 1.4mil）三種，但經過一系列表面處理後，外層銅箔的最終厚度一般會增加将近 1OZ 左右。内層銅箔即為芯闆兩面的包銅，其最終厚度與原始厚度相差很小，但由于蝕刻的原因，一般會減少幾個 um。

多層闆的最外層是阻焊層，就是我們常說的“綠油”，當然它也可以是黃色或者其它顔色。阻焊層的厚度一般不太容易準确确定，在表面無銅箔的區域比有銅箔的區域要稍厚一些，但因為缺少了銅箔的厚度，所以銅箔還是顯得更突出，當我們用手指觸摸印制闆表面時就能感覺到。如下圖：

當制作某一特定厚度的印制闆時，一方面要求合理地選擇各種材料的參數，另一方面，半固化片最終成型厚度也會比初始厚度小一些。下面是一個典型的 4 層闆疊層結構：

PCB 的參數：

不同的印制闆廠，PCB 的參數會有細微的差異。

表層銅箔：可以使用的表層銅箔材料厚度有三種：12um、18um 和 35um。加工完成後的最終厚度大約是 44um、50um 和 67um。 芯闆：我們常用的闆材是 S1141A，标準的 FR-4，兩面包銅。

半固化片：規格（原始厚度）有 7628（0.185mm），2116（0.105mm），1080（0.075mm），3313 （0.095mm），實際壓制完成後的厚度通常會比原始值小 10-15um 左右。同一個浸潤層最多可以使用3個半固化片，而且3個半固化片的厚度不能都相同，最少可以隻用一個半固化片，但有的廠家要求必須至少使用兩個。如果半固化片的厚度不夠，可以把芯闆兩面的銅箔蝕刻掉，再在兩面用半固化片粘連，這樣可以實現較厚的浸潤層。

阻焊層：銅箔上面的阻焊層厚度 C2≈8-10um，表面無銅箔區域的阻焊層厚度 C1 根據表面銅厚的不同而不同，當表面銅厚為 45um 時 C1≈13-15um，當表面銅厚為 70um 時 C1≈17-18um。

導線橫截面：以前我一直以為導線的橫截面是一個矩形，但實際上卻是一個梯形。以TOP層為例，當銅箔厚度為1OZ時，梯形的上底邊比下底邊短 1MIL。比如線寬5MIL，那麼其上底邊約4MIL，下底邊5MIL。上下底邊的差異和銅厚有關，下表是不同情況下梯形上下底的關系。

W表示布線寬度

介電常數：半固化片的介電常數與厚度有關，下表為不同型号的半固化片厚度和介電常數參數：

闆材的介電常數與其所用的樹脂材料有關，FR4 闆材其介電常數為 4.2—4.7，并且随着頻率的增加會減小。介質損耗因數：電介質材料在交變電場作用下，由于發熱而消耗的能量稱之為介質損耗，通常以介質損耗因數 tanδ表示。S1141A 的典型值為 0.015。 能确保加工的最小線寬和線距：4mil/4mil。

阻抗計算的工具簡介：

通常，當我們了解了多層闆的結構并掌握了所需要的參數後，就可以通過 EDA 軟件來計算PCB的阻抗。可以使用Allegro來計算，推薦另一個工具 Polar SI9000，這是一個很好的計算特征阻抗的工具。

無論是差分線還是單端線，當計算内層信号的特征阻抗時，會發現 Polar SI9000 的計算結果與 Allegro 僅存在着微小的差距，這跟一些細節上的處理有關，比如說導線橫截面的形狀。但如果是計算表層信号的特征阻抗，建議選擇 Coated 模型，而不是Surface模型，因為這類模型考慮了阻焊層的存在，所以結果會更準确。下圖是用Polar SI9000計算在考慮阻焊層的情況下表層差分線阻抗的部分截圖：

由于阻焊層的厚度不易控制，所以也可以根據闆廠的建議，使用一個近似的辦法：在Surface 模型計算的結果上減去一個特定的值，建議差分阻抗減去8歐姆，單端阻抗減去2歐姆。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!