Intel去年提出了全新的六大戰略支柱，其中封裝(Package)也占據很重要的一個位置。多數人平常更可能更在意xxnm工藝，對于封裝知之甚少或者不太在意。

事實上，随着半導體工藝的日益複雜，傳統單芯片封裝已經漸漸不合時宜，性能、功耗、成本越來越不成比例，尤其是對于高性能芯片來說。

AMD剛發布的第三代銳龍以及即将發布的第二代霄龍，就是這種變化的一個典型代表，都用了chiplet小芯片設計，将原本一個單獨的大芯片拆分開來，不同模塊做成不同的小芯片，再整合到一起。

Intel也陸續推出了EMIB 2.5D、Foveros 3D封裝技術，前者的代表是去年集成了Vega GPU核心的Kaby Lake-G，後者則會在今年底有Lakefiled，融合10nm、22nm。

昨日，Intel又公布了三項全新的封裝技術Co-EMIB、ODI、MDIO，基本原則都是使用最優工藝制作不同IP模塊，然後借助不同的封裝方式、高帶寬低延遲的通信渠道，整合在一塊芯片上，構成一個異構計算平台。

在現場，Intel還拿出了幾顆概念性的樣品，可以看出在一塊基闆上都有多達9個裸片(Die)，且大小、功能各異，整合方式也不一樣。

Co-EMIB簡單說是EMIB、Foveros的綜合體，可以将多個3D Foveros芯片互連在一起，制造更大的芯片。

Intel介紹的一個示例就包含四個Foveros堆棧，每一個都有八個小的計算芯片，通過TSV矽通孔與基底裸片相連，同時每個Foveros堆棧通過Co-EMIB連接兩個相鄰的堆棧，HBM顯存和收發器也是通過Co-EMIB組織在一起。

ODI更注重互連技術，其全程就是“Omni-DirectIOnal Interconnect”，Omni-Path正是Intel用在數據中心裡的一種高效互連方式。

一如其名字中Directional(方向性)所代表的，ODI既可以水平互連，也可以垂直互連，而且通孔更大，所以帶寬高于傳統TSV，電阻和延遲則更低，此外電流還可以直接從封裝基底供給到裸片。

它所需要的垂直通孔通道數量也少于傳統TSV，因此可以減小裸片面積，可容納更多晶體管和更高性能。

MDIO意思是Multi-Die IO，也就是多裸片輸入輸出，是AIB(高級互連總線)的進化版，為EMIB提供一個标準化的SiP PHY級接口，可互連多個chiplet。

針腳帶寬從2Gbps提高到5.4Gbps，IO電壓從0.9V降低至0.5V，并且号稱比台積電最近宣布的LIPNCON高級的多。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!