計算機系統由以下子系統構成包括CPU,主存,IO設備,總線，下圖為計算機系統結構圖

計算機系統結構

CPU結構

CPU從存儲器讀取程序和數據,執行程序,将程序執行後的數據輸出到主存。

CPU通過時鐘生成連續的間隔固定的電脈沖流, 在每個時鐘周期到來時,會執行一條機器指令(極緻情況下)，時鐘的單位就是時鐘頻率,單位為Hz,一般在1Mhz-4.5GHz之間,比如1GHz的時鐘頻率可以表示一個時鐘周期為1ns。

CPU主要由寄存器(PC寄存器(程序計數器), 地址寄存器,數據寄存器,指令寄存器,條件寄存器，通用類寄存器等),CU(控制單元),ALU(算數邏輯單元),多路選擇器，高速緩沖等組成。

• PC寄存器用來存儲下一條執行的程序指令的内存地址,每次執行指令時,會将内存地址存儲到地址寄存器,然後再指向下一條指令地址。
• 地址寄存器用來存儲當前要訪問的内存地址,用于訪問高速緩沖或者主存中的程序指令或者數據
• 數據寄存器用來臨時存儲來自高速緩沖或者主存中的指令或者數據
• 指令寄存器用來存儲當前正在執行的程序指令
• 條件寄存器用來存儲當前運算的條件表達式的結果
• 通用類寄存器用于存儲從程序指令的操作數中獲取到的數據或者内存地址。

用于解碼程序指令,分析操作數，根據指令和操作數據進行調度，主要目的是解碼指令，執行指令。

用于進行加減以及布爾類邏輯操作,輸出操作結果,條件碼,溢出标志,進位标志等

高速緩沖一般采用SRAM,其存儲效率比主存快上百倍,為了減少CPU時鐘周期的浪費，将最近熱點的程序指令或者數據存儲在緩沖中。

其實在一個較大較慢的設備前增加一個較小較快的緩沖可以提高這個慢的設備的存取效率,如下圖所示

存儲設備緩沖層次

CPU直接從寄存器中獲取數據,寄存器可以從L1高速緩沖獲取數據,如果L1獲取不到數據,則可以繼續從L2高速緩沖,以此類推,每次都優先從最近的較快的設備中獲取數據。

存儲器用來保存程序和數據，有兩種體系結構

哈佛體系結構

程序和數據用兩個存儲器分開存儲

馮.諾依曼體系結構

程序和數據公用一個存儲器進行存儲,目前是主流

包括IO控制器或适配器以及IO設備本身。

控制器一般集成到電路闆上，比如USB控制器,磁盤控制器等,适配器一般插在電路闆的插槽上如顯卡适配器,控制器與适配器功能類似,都提供硬件接口,接受操作系統的指令,對IO設備進行控制,讀寫等,因此對于操作系統來說,它并不知道它連接的是什麼設備,因為它隻與控制器或者适配器打交道,一般控制器或者适配器都是标準化的,例如 SATA磁盤控制器就是标準化的,任何SATA磁盤都可以适配到SATA磁盤控制器上。

CPU,内存,IO設備通過各類總線進行通信,所有的總線類型都不一定相同,例如PC機主闆上的PCIE總線用于接入高速的IO設備,USB的總線則用于接入慢速的IO設備,所以可以采用一些比如總線擴展接口或者橋接技術來保證不同類型總線之間交換數據。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!