衆所周知，台積電因為具備世界領先的制程工藝和龐大的産能供給，備受業界信任與支持，包括蘋果、華為海思、高通、英偉達、AMD和聯發科在内的芯片大廠都是台積電的客戶。台積電在全球半導體行業中占據的地位不僅十分重要，而且非常特殊。

作為全球最大的純晶圓代工廠商，台積電在半導體行業中之所以取得如今令世人矚目的成就，背後的原因可謂非常複雜，其中之一顯然是，台積電對技術研發大筆的投入，助力自身的技術在業界保持領先。

2000年，台積電的研發費用首次超過1億美元；2007年，研發費用首次突破5億美元；2011年，研發費用首次突破10億美元；2015年，研發費用首次突破20億美元；2019年，研發費用為29.6億美元，接近30億美元。從2000年到2019年，台積電的研發費用合計達240億美元，從2015年到2019年的研發費用合計128億美元，超過前15年的研發費用總和。台積電對研發大手筆的投入，帶來的是技術的領先。

問：台積電研發部門目前的現況如何？

侯：目前公司研發人員約5000-6000人，我們正在蓋研發大樓，未來可容納8000人。台積電的研發也是慢慢才走到頂尖，公司的研發經費也每年增加，占營收的8.5-9％，一年大概是花30億美元。台積電如果和國際上一流的半導體公司相比，研發經費是差不多的。因為挑戰的問題愈來愈難，投注的資源和人力都必須增加才會看到成果，所以我們一定要持續擴充研發能量。

企業要做世界最尖端的科技，研發是最必要的，否則也無法保持領先，很快就被别人超越。研發靠的就是人才，人才主要來自學界，學界要如何培養業界需要的人才，以及用什麼方法才能鼓勵優秀的人願意加入這個産業，這是目前業界面臨龐大的挑戰。

台積電的研發分成三階段：第一階段是先看什麼樣的材料、設備和化學原料是未來10年工廠有可能用到的；第二階段是找出可用于量産使用的技術；第三階段是把技術在生産線上實現。

外界常誤解，以為博士進台積電也是做制程，台積電有5萬多員工，其中5000人是做研發，博士其實隻有2000多人，而且大都在研發單位。當然他們除了基礎研究，也必然要了解制程，否則前端研發和後端量産無法串接起來。對博士而言，他們要确定喜歡這份工作才來做，如果博士讀完隻是找一個薪水不錯，但未必是自己喜歡的工作，其實都做不久。台積電在找人，會再三詢問求職者，這是不是自己喜歡的工作。喜歡才是最重要的，不要看在薪水的份上來做。博士更是如此，喜歡研究、有獨立思考的特質，就适合做研發，也包括基礎科學的研究。

研發包括研究和發展，其中研究要跳出框架做思考，才不會被現有的框架限制住。技術發展則要在框架内做出産能。讀博士的人并不一定都會做研究，有的人是你指定題目，他會解題，但他沒有辦法找到新題目，也無法找新答案，這就不适合做基礎研究。所以還是看人的特質，讓人适才适所。在台積電内部也會有職務的調整，讓适合做研究的人做研究，适合做技術發展的人去做技術發展。

問：現在大學教授都說很難留住優秀的學生讀博士，博士人才不足對産業有何影響？

侯：目前台積電一年招收100多名尖端的博士，而且每年都需要這麼多博士。到了2030年台積電一年就需要250至300位博士。如果政府和學校沒有擴大培育人才，到了2030年，全台灣半導體相關的博士一年就隻有300位畢業。光台積電一家公司就要用這麼多博士，其他業者、大學、研究機構怎麼辦？博士人才不足，對整個高科技産業和高等教育、學術研究，都會産生問題。

問：以半導體的專業領域來看，要念完博士至少要5年，這麼長的時間的确會讓學生有疑慮，廠商能提供什麼誘因？

侯：台積電正在和各地管理部門讨論合作，希望提供誘因把适合做研究的人留下來讀博士。董事長劉德音和總裁魏哲家提到，公司每年要提供100名獎學金給想讀博士的人申請，每人每年都不用擔心生活費問題。這些獲得台積電獎學金的博士生，暑假可到台積電實習，如果做得很順手，畢業後台積電會優先聘用。

博士生畢業可以到中研院做純學術研究或到大學任教，台積電不會強迫拿台積電獎學金的博士生一定要到台積電上班，尊重他們的選擇。此外，博士生在學校就是喜歡研究，到了業界幾年會有加乘效果。所以台積電非常鼓勵優秀人才應該要讀博士。

問：為什麼不找半導體材料商、設備商共同研發？

侯：半導體材料商、設備商隻對能夠量産、有商業利益的項目才有研究動機。但台積電和學界做的基礎科學、新材料的科學探索未來不一定會用到。學校由于沒有商業利益考慮，所以對各種基礎科學都很有興趣。當新材料要自己找的過程中，台積電必須付出這些實驗的成本，也要贊助學界做前瞻研究，雖然結果不一定能用。

問：為何不組産業聯盟，共同研發？

侯：因為同業間在意的技術并不一緻，再者自己投入的技術也不見得希望給大家彼此知道。既然如此，台積電就挪一筆錢出來，找學界共同推展。推展完了，業界可以一起受惠。

問：基礎研發可能很花錢，又不一定有成果，要如何說服股東支持？

侯：不做研發，公司就隻能做到今天，沒有未來。股東都知道，國際上技術走在前面的公司，其中一項觀察指标就是研發做的夠不夠。如果研發經費減少，大股東反而要擔心。因為不做研發或減少研發，公司的未來怎麼辦？不能夠說既然已經做到了物理極限，我們就到此為止了。台積電有一群研發人員，不做技術發展的事，也不需要每天交出東西，而是給他們很大的空間在想未來的事。科學家在學校可能以理論為主，在這裡則要從理論走到實用。所以在過程中，不實用的研究，勢必要排除掉。每半年一次的讨論，會知道哪些研究應該繼續，哪些應該調整。

問：2020年3月世界頂尖的《自然》雜志刊登台積電與新竹交大電子物理學系教授張文豪所帶領的聯合研究計劃成果。這項學術成就對貴公司的意義為何？

侯：業界期勉台積電能出諾貝爾獎得主，我們也想朝這目标邁進。因為半導體第一個遇到的就是材料，新材料的找尋就是基礎研究要做的事。當然台積電還是以聚焦半導體需要的材料做基礎研究，不會涉及到太廣泛的物理、化學領域，或和半導體無關的基礎研究。我們要找未來5年、10年，甚至是20年半導體需要用到的材料。

以前常有人批評産學合作，從這個案例來看，隻要題目對了，人對了，産學合作真的可以做出有用的東西出來。這件事給台積電帶來很大的信心，對台積電而言，是很大的鼓舞。

登上《自然》的單原子層氮化硼研究隻是台積電未來制程的其中一小部分，但從這案例我們也發現，與學界合作杠杆出學界的能量是确實有用的。我們之後要杠杆更多人，找全世界最聰明的人一起來做基礎研究。因為在公司裡面，研發再怎麼樣擴充還是有限。唯有與世界一流的科學家合作，半導體材料的研究進程才會加決，能量才會更大。

2018年，台積電在财報中稱：成功地量産7納米（N7）制程，并領先其他同業至少一年。2019年6月，台積電成功量産7納米加強版（N7 ），這是業界首個商用極紫外光（EUV）制程。此舉意義重大，這是台積電曆史上第一次在一個重要技術節點，領先群雄。根據英特爾的技術路線圖，EUV要到2021年才會導入，這表明台積電領先英特爾至少兩年。在FinFET工藝之争中，英特爾于2011年成功推出22納米Tri-Gate技術，台積電直到2015年才推出16納米FinFET工藝，整整晚了四年。

台積電自1987年通過轉讓台灣工業技術研究院的2微米和3.5微米工藝技術創立公司，一直秉持“内部研發”戰略，并在當年為飛利浦定制了3.0微米工藝技術；1988年，剛剛一歲的台積電就自研了1.5微米工藝技術；1999年發布了世界上第一個0.18微米低功耗工藝技術；2003年推出了當時業界領先的0.13微米低介質銅導線邏輯制程技術；2004年全球首家采用浸沒式光刻工藝生産90納米芯片；2006年量産65納米工藝技術；2008年量産40納米工藝技術；2011年全球首家推出28納米通用工藝技術；2014年全球首家量産20納米工藝技術。

台積電在開始20納米制程研發時，就瞄準布局FinFET，2012年完成16納米制程的定義，迅速且順利地完成測試芯片的産品設計定案，并在以FinFET架構為基礎的靜态随機存取存儲器單位元（SRAM Bit Cell）上展現功能性良率；并在2014年開始風險生産16FF 工藝，2015年就順利量産；2016年采用多重曝光的10納米工藝也迅速進入量産，量産速度較之前的制程更快。

台積電的7納米制程是10納米的縮小版，後部金屬工藝技術基本兼容，整體密度和性能改進不多。采用DUV加浸沒式（immersion）和多重圖案（multiple patterning）方案的7納米于2017年4月開始風險生産，2018年第三季開始貢獻營收，在2018年有40多個客戶産品流片，2019年有100多個新産品流片。與10納米FinFET工藝相比，7納米FinFET具有1.6倍邏輯密度，約20%的速度提升和約40%的功耗降低。有兩個工藝制程可選，一是針對AP（N7P），二是針對HPC（N7HP）。聯發科天玑1000、蘋果A13和高通骁龍865都是采用N7P工藝。

台積電第一個使用極紫外光EUV方案的工藝是7納米加強版（N7 ）。N7 于2018年8月進入風險生産階段，2019年第三季開始量産，N7 的邏輯密度比N7提高15%至20%，同時降低功耗。

7納米之後是6納米（N6）。2019年4月，台積電推出的6納米是7納米的縮小版，設計規則與N7完全兼容，使之全面的設計生态系統得以重複使用，且加速客戶産品上市時間，但N6的邏輯密度比N7高出18%的。N6将在2020年第一季風險試産，第三季實現量産。

7納米之後的全節點提升的工藝是5納米（N5）。5納米完全采用極紫外光（EUV）方案，于2019年3月進入風險生産階段，預期2020年第二季拉高産能并進入量産。主力生産工廠是Fab 18。與7納米制程相較，但5納米從前到後都是全新的節點，邏輯密度是之前7納米的1.8倍，SRAM密度是7納米的1.35倍，可以帶來15%的性能提升，以及30%的功耗降低。5納米的另一個工藝是N5P，預計2020年第一季開始試産，2021年進入量産。與5nm制程相較在同一功耗下可再提升7%運算效能，或在同一運算效能下可再降低15%功耗。

5納米之後的全節點提升的工藝是3納米，根據一些細節顯示，台積電3納米工藝繼續采用FinFET工藝，晶體管密度達到每平方毫米2.5億個（250MTr/mm2），相對于5納米來說，晶體管密度提升達1.5倍，性能提升7%，能耗減少15%。

至于2納米工藝，台積電表示已經于2019年領先半導體産業進行制程技術的研發，并将着重于改善極紫外光（EUV）技術的質量與成本。

（我為科技狂整理，本文綜合自Digitimes、芯思想）

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!