集成電路的生産從抛光好的晶圓開始。下圖的截面圖按順序展示了構成一個簡單的矽栅MOS晶體管結構所需的基礎工藝。每一步工藝生産的說明如下。

第1步:薄膜工藝。

對晶圓表面的氧化會形成一層保護薄膜，它可作為摻雜的阻擋層。這層二氧化矽膜被稱為場氧化層(fieldoxide)。

第2步:圖形化工藝。

通過光刻、刻蝕、去膠工藝，在場氧化層上開凹孔以定義晶體管的源極、栅極和漏極的特定位置。

第3步:薄膜工藝。

接下來，晶圓将經過二氧化矽氧化反應加工。晶圓暴露的矽表面會生長一層氧化薄膜。它可作為栅極氧化層。

第4步:薄膜工藝。

在這一步晶圓上澱積一層多晶矽作為栅極結構。

第5步:圖形化工藝。

通過光刻工藝，在氧化層/多晶矽層按電路圖形刻蝕兩個開口，它們定義了晶體管的源極和漏極區域。

第6步:摻雜工藝。

摻雜加工用于在源極和漏極區域形成N型雜區。

第7步:薄膜工藝。

在源極和漏極區域生長一層氧化膜。

第8步:圖形化工藝。

通過光刻、刻蝕和去膠工藝，分别在源極、栅極和漏極區域刻蝕形成的孔，稱為接觸孔。

第9步:薄膜工藝。

在整個晶圓的表面澱積一層導電金屬，該金屬通常是鋁的合金。

第10步:圖形化工藝。

通過光刻刻蝕和去膠工藝晶圓表面金屬鍍層在芯片和劃片線上的部分按照電路圖形除去。金屬膜剩下的部分将芯片的每個元件按照設計要求準确無誤地連接起來。

第11步:熱處理工藝。

緊随金屬刻蝕加工後晶圓将在氮氣環境下經曆加熱工藝。此步加工的目的是使金屬與源、漏、栅極進一步熔合以獲得更好的電性能接觸連接。

第12步:薄膜工藝。

芯片器件上的最後一層是保護層，通常被稱為防刮層(scratch layer)或鈍化層(passivation layer)。它的用途是使芯片表面的元件在電測、封裝及使用時得到保護。

第13步:圖形化工藝。

通過光刻刻蝕和去膠工藝，在整個工藝加工序列的最後一步是将位于芯片周邊金屬引線壓點上的鈍化層刻蝕掉，這一步被稱為壓點掩模(pad mask)。

這13個步驟的工藝流程舉例，闡述了4種最基本的工藝方法是如何應用到制造一個具體的晶體管結構的。電路所需的其他元件(二極管、電器和電容器)也同時在電路的不同區域上構成。比如，在這個工藝流程下，電阻的圖形和晶體管源/漏極圖形同時被添加在晶圓上。随後的擴散工藝形成源極/栅極和電阻。對于其他形式的晶體管，如雙極型和矽栅MOS晶體管，也同樣是由這4種最基本的工藝方法加工而成的，不同的隻是所用材料和工藝流程不同。

總體來說，在制造工藝的前一部分将形成電路元件，被稱為前端工藝線(FEOL);在制造工藝的後一部分将連接電路元件的各種金屬化加到晶圓表面，這一部分被稱為後端工藝線(BEOL)。

現代芯片結構比上述的簡單工藝複雜許多倍。它們有許多薄膜層和摻雜區，以及數層附加在表面的層，包括散布在介質層中間的多層導體，詳見下圖。

實現這些複雜的結構要求許多工藝。換言之，每一個工藝要求數個步驟和子步驟。實際上64Gb CMOS 器件的工藝可能需要180個主要步驟52個清洗/剝離步驟以及多達28 塊掩模版。所有這些主要步驟也是這4種基本工藝之一。

若産業界的栅條達到幾個原子寬而在電路上堆疊金屬的水平，到那時工藝步驟就将達到500步或更多。

傳統芯片的封裝工藝始于劃片機對整個晶圓分離成單個芯片的過程，這就對精密劃片機的設備提出了更高的要求。

在精密切割設備研發和制造方面，國内走在行業第一梯隊的企業以深圳陸芯為代表。深圳陸芯半導體有限公司彙聚了行業精英，擁有現代化管理模式。公司擁有精密機械自動化技術、電氣自動化技術、計算機應用技術、半導體劃片工藝應用技術的研發中心，聚集了一批相關領域資深的高級專業人才和研發專家；公司采用了先進、科學、有效的現代化企業管理模式，成功建成多條完整的半導體劃片設備專用産線和一間專業的萬級淨化間劃切實驗室。

在産品力方面，目前已成功研制并量産LX6366型雙軸精密劃片機和LX3352單軸高端精密劃片機，兼容6-12英寸材料切割，設備性能均超國際标準。更建立了完善的交貨和售後保障，縮短交貨周期至3個月，而精度和穩定性是陸芯精密劃片機的核心競争力。

半導體工程師

半導體經驗分享，半導體成果交流，半導體信息發布。半導體行業動态，半導體從業者職業規劃，芯片工程師成長曆程。

更多精彩资讯请关注tft每日頭條，我们将持续为您更新最新资讯!